深圳市协远电子科技有限公司
手机：13530855065
电话：0755-33654821 传真：0755-36815392
邮箱：see-top@foxmail.com 网址：www.see-top.com
MSN:seetop@msn.cn QQ:759962688 632696077
地址：深圳市宝安区民治大道牛栏前大厦附属楼506室

MICROCHIP

MCV08A
数据手册

8 引脚 8 位闪存单片机

请注意以下有关 Microchip 器件代码保护功能的要点：

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 " 牢不可破 " 的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
ISO/TS 16949:2002

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证。公司在 PIC® MCU 与 dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、单片机外设、非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外， Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

MICROCHIP

MCV08A

8 引脚 8 位闪存单片机

本数据手册所包含的器件：

- MCV08A

高性能 RISC CPU：

- 仅需学习 33 条单字指令
- 除程序跳转指令为双周期指令外，其他指令都是单周期指令。
- 指令宽度为 12 位
- 两级深硬件堆栈
- 数据和指令的直接、间接和相对寻址模式
- 数据总线宽度为 8 位
- 10 个特殊功能硬件寄存器 （MCV08A）
- 工作速度：
  - 晶振频率为 DC － 8 MHz （MCV08A）
  - 指令周期为 DC － 500 ns （MCV08A）

单片机的特殊性能：

- 可选的 4 或 8 MHz 高精度内部振荡器：
  - 出厂时精度校准为 ±1%
- 在线串行编程 （In-Circuit Serial Programming™， ICSP™）
- 支持在线调试 （In-Circuit Debugging， ICD）
- 上电复位 （Power-on Reset， POR）
- 器件复位定时器 （Device Reset Timer， DRT）
  - 在 INTOSC 和 EXTRC 模式下可提供短暂的 DRT 延时 （1.125 ms，典型值）
  - 在 XT 和 LP 模式下可提供 DRT 延时 （18 ms，典型值）
- 具有专用片上 RC 振荡器的看门狗定时器 （Watchdog Timer， WDT），能够可靠工作
- 可编程代码保护
- 复用的 $\overline{\text{MCLR}}$ 输入引脚
- I/O 引脚具有可选的内部弱上拉
- 低功耗休眠模式
- 在引脚电平发生变化时从休眠模式唤醒
- 在比较器电平发生变化时从休眠模式唤醒
- 振荡器选项：
  - INTOSC：4/8 MHz 高精度内部振荡器
  - EXTRC：外部低成本 RC 振荡器
  - XT：标准的晶振 / 谐振器
  - LP：低功耗低频晶振
- 模数 （A/D）转换器
  - 8 位分辨率
  - 四路输入通道 （一路通道专用于转换内部 0.6V 绝对参考电压）
- 用于直接驱动 LED 的高灌 / 拉电流
- 带有 8 位可编程预分频器的 8 位实时时钟 / 计数器 （TMR0）

低功耗特性 /CMOS 技术：

- 工作电流：
  - 在 2V 和 4 MHz 时典型值 < 175 μA
- 待机电流：
  - 2V 时典型值为 100 nA
- 低功耗、高速闪存技术：
  - 可经受 10 万次擦写
  - 数据保存时间 >40 年
- 全静态设计
- 宽工作电压范围：2.0V 至 5.5V
- 宽温度范围：
  - 工业级：-40°C 至 +85°C


外设特性 （MCV08A）：

- 6 个 I/O 引脚：
  - 5 个具有独立方向控制的 I/O 引脚
  - 1 个只可输入的引脚

器件	程序存储器	数据存储器	I/O	8 位定时器
	闪存 （字）	SRAM （字节）		
MCV08A	1024	38	6	1

引脚图

PDIP 和 SOIC



目录

致 客 户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 **CTRC@microchip.com**，或将本数据手册后附的 **《读者反馈表》**传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A是DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站 http://www.microchip.com
- 当地 Microchip 销售办事处 （见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 **www.microchip.com** 上注册。

注：

1.0 器件综述

MCV08A 器件是 Microchip Technology 生产的低成本、高性能、8 位全静态的基于闪存的 CMOS 单片机。它们采用 RISC 架构，仅有 33 条单字 / 单周期指令。除需要两个周期的程序跳转指令之外，所有指令都是单周期指令。MCV08A 器件的性能比同价位的其他产品要高出很多。12 位宽的指令具有高度的对称性，与同类的 8 位单片机相比其代码压缩了两倍。易于使用和记忆的指令集，大大缩短了开发时间。

MCV08A 产品具备可以降低系统成本和功耗的特殊功能。上电复位 （POR）和器件复位定时器 （DRT）使器件不再需要外部复位电路。有四种振荡器配置可供选择，包括 INTOSC 内部振荡模式和节省功耗的 LP （低功耗）振荡模式。节省功耗的休眠模式、看门狗定时器和代码保护功能降低了系统的成本和功耗，提高了系统的可靠性。

MCV08A 使得用户可以充分利用 Microchip 在可编程闪存单片机市场上的价格优势，同时获得可灵活编程的闪存产品。

支持 MCV08A 产品的开发工具有：全功能的宏汇编器、软件模拟器、在线仿真器、 C 编译器、低成本的开发编程器和全功能编程器。IBM® PC 和兼容机都能支持这些工具。

1.1 应用

MCV08A器件适合从个人护理设备和安防系统到低功耗远程发送器 / 接收器等各种应用。闪存技术使定制应用程序 （发送器代码、设备设置和接收器频率等）变得非常迅速和方便。小型封装适用于通孔或表面贴装，使本单片机系列能适应各种空间有限的应用。低成本、低功耗、高性能、易于使用和 I/O 灵活性使 MCV08A 器件能够在您认为根本不能使用单片机的场合也可以大显神通（如定时器功能、逻辑电路和较大系统中的 PLD 以及协处理器应用）。

表 1-1： MCV08A 器件

		MCV08A
时钟	最大工作频率 （MHz）	8
存储器	闪存程序存储器	1024
	数据存储器 （字节）	38
外设	定时器模块	TMR0
	在引脚电平发生变化时从休眠模式唤醒	有
特性	I/O 引脚	5
	只能输入的引脚	1
	内部上拉	有
	在线串行编程	有
	指令数量	33
	封装	8 引脚 PDIP 和 SOIC

MCV08A 器件具有上电复位、可选的看门狗定时器、可选的代码保护、高 I/O 电流能力和高精度内部振荡器。
MCV08A 器件通过数据引脚 RB0/GP0 和时钟引脚 RB1/GP1 进行串行编程。

注：

2.0 架构概述

MCV08A 系列的高性能可以归功于 RISC 单片机中普遍采用的许多架构特点。MCV08A 采用了哈佛架构，在这种架构中，分别使用独立的总线访问程序和数据存储器。与传统的程序和数据存储共用同一条总线的冯 · 诺依曼架构相比，哈佛架构具有更加优良的总线带宽。独立的程序和数据存储器使得指令宽度不再是 8 位。由于指令操作码为 12 位宽，所以所有指令都可以是单字指令。通过 12 位宽的程序存储器总线可以在单周期内取一条 12 位的指令。两级流水线可以使取指和执指同时进行。因此，除了程序跳转指令以外，所有指令 （33 条）都可以在单周期（20 MHz 时为 200 ns，4 MHz 时为 1 µs）内执行。

下面的表 2-1 列出了 MCV08A 器件的程序存储器 （闪存）和数据存储器 （RAM）。

表 2-1： MCV08A 存储器

器件	存储器	
	程序	数据
MCV08A	1024 × 12	38 × 8

MCV08A器件可以直接或间接地寻址它的文件寄存器和数据存储器。所有特殊功能寄存器 （Special Function Register， SFR），包括 PC，都在数据存储器中映射。MCV08A 器件具有高度正交（对称）的指令集，让它可以在任何寄存器上使用任何寻址模式进行任何操作。这种对称特性以及没有 " 最佳状态 " 让使用 MCV08A 器件编程变得非常简单而高效。此外，学习时间也大大的缩短了。

MCV08A 器件包含一个 8 位 ALU 和工作寄存器。 ALU 是通用算术单元。它在工作寄存器中的数据和其他任何寄存器文件之间进行算术和布尔运算。

ALU 为 8 位宽，并且能够执行加法、减法、移位和逻辑运算。除非另外声明，算术运算一般都是以 2 的补码（Two's Complement）方式进行的。在具有两个操作数的指令中，一个操作数通常是 W（工作）寄存器。其他操作数可以是文件寄存器或者立即数常数。在只有一个操作数的指令中，操作数可以是 W 寄存器，也可以是文件寄存器。

W 寄存器是用于 ALU 操作的 8 位工作寄存器。它是不可寻址的寄存器。

根据所执行的指令，ALU 可能影响状态（STATUS）寄存器中进位 （C）、半进位 （DC）和零位 （Z）的值。C 位和 DC 位在减法运算中可以分别作为借位和半借位位。请参见 SUBWF 和 ADDWF 指令示例。

图 2-1 所示为 MCV08A 的简化框图，表 2-2 给出了该器件的引脚配置。

图 2-1： MCV08A 系列框图




表 2-2： 引脚配置说明——MCV08A

名称	I/O/P 类型	输入类型	输出类型	说明
GP0/AN0/C1IN+/ICSP-DAT	GP0	TTL	CMOS	双向 I/O 引脚。可由软件编程为内部弱上拉并在该引脚电平改变时从休眠模式唤醒。
	AN0	AN	—	ADC 通道输入。
	C1IN+	AN	—	比较器输入。
	ICSPDAT	ST	CMOS	在线串行编程数据引脚。
GP1/AN1/C1IN-/ICSPCLK	GP1	TTL	CMOS	双向 I/O 引脚。可由软件编程为内部弱上拉并在该引脚电平改变时从休眠模式唤醒。
	AN1	AN	—	ADC 通道输入。
	C1IN-	AN	—	比较器输入。
	ICSPCLK	ST	CMOS	在线串行编程时钟引脚。
GP2/AN2/T0CKI/C1OUT	GP2	TTL	CMOS	双向 I/O 端口。
	AN2	AN	—	ADC 通道输入。
	T0CKI	ST	—	Timer0 时钟输入。
	C1OUT	CMOS	—	比较器输出。
GP3/$\overline{\text{MCLR}}$/VPP	GP3	TTL	—	标准 TTL 输入。可由软件编程为内部弱上拉并在该引脚电平改变时从休眠模式唤醒。
	$\overline{\text{MCLR}}$	ST	—	$\overline{\text{MCLR}}$ 输入——在该模式下始终使能弱上拉。
	VPP	高压	—	编程电压输入。
GP4/OSC2	GP4	TTL	CMOS	双向 I/O 端口。
	OSC2	—	XTAL	XTAL 振荡器输出引脚。
GP5/OSC1/CLKIN	GP5	TTL	CMOS	双向 I/O 端口。
	OSC1	XTAL	—	XTAL 振荡器输入引脚。
	CLKIN	ST	—	EXTRC 施密特触发器输入。
VDD	VDD	P	—	逻辑电路和 I/O 引脚的正电源。
Vss	Vss	P	—	逻辑电路和 I/O 引脚的参考地。

图注： I = 输入， O = 输出， I/O = 输入 / 输出， P = 电源，— = 未实现， TTL = TTL 输入， ST = 施密特触发器输入，
AN = 模拟电压

2.1 时钟机制 / 指令周期

由OSC1/CLKIN引脚输入的时钟信号在器件内部被四分频后，产生四个不重叠的正交时钟节拍，称为 Q1、Q2、Q3 和 Q4。在每个 Q1 节拍，PC 递增；在 Q4 节拍从程序存储器取指并将指令锁存到指令寄存器。指令的译码和执行是在下一个 Q1 到 Q4 节拍中完成的。图 2-2 和例 2-1 所示为时钟和指令执行流程。


2.2 指令流 / 流水线

一个指令周期由四个 Q 节拍组成 （Q1、 Q2、 Q3 和 Q4）。取指和执行指令是流水线操作的，因此取指需要一个指令周期，而译码和执行指令则需要另一个指令周期。但由于是流水线操作，所以每条指令的有效执行时间都是一个指令周期。如果一条指令导致 PC 改变 （如 GOTO），则执行该指令需要两个周期 （例 2-1）。

取指周期由 Q1 节拍中 PC 加 1 开始。

在执行周期中，在 Q1 节拍将所取指令锁存到指令寄存器 （Instruction Register，IR）中。然后在 Q2、Q3 和 Q4 节拍中对该指令译码并执行指令。其中读数据存储器 （读操作数）发生在 Q2 节拍，写操作发生在 Q4 节拍 （写目标单元）。

图 2-2： 时钟 / 指令周期



例 2-1： 指令流水线

1. MOVLW 03H	取指 1	执行 1				
2. MOVWF PORTB		取指 2	执行 2			
3. CALL SUB_1			取指 3	执行 3		
4. BSF PORTB, BIT1				取指 4	清除	
					取指 SUB_1	执行 SUB_1

除程序转移指令之外，所有指令都是单周期指令。由于程序转移指令将导致一条已取指令从流水线清除，需要重新取指，然后执行指令，所以程序转移指令需要两个周期。

3.0 存储器构成


MCV08A系列器件的存储器被分为程序存储器和数据存储器。对于程序存储器大于 512 字节的器件，使用分页机制。使用状态寄存器中的一位来访问程序存储器页。对于数据存储器的文件寄存器多于32的MCV08A器件，使用分区机制。使用文件选择寄存器 （File Select Register， FSR）访问数据存储区。

3.1 MCV08A 器件的程序存储器构成

MCV08A 器件具有一个 10 位程序计数器 （Program Counter， PC），此计数器可以寻址 2K x 12 位的程序存储空间。

只有前 1K x 12 （0000h-03FFh）单元是物理实现的（见图 3-1）。访问这些边界以外的单元将导致返回到 1K x 12 空间。有效的复位向量为 0000h（见图 3-1）。03FFh 单元包含内部时钟校准值。绝不能改写该值。

图 3-1： MCV08A 器件的程序存储器映射和堆栈



注 1： 地址 0000h 变为有效的复位向量。03FFh 单元包含 MOVLW XX 内部时钟校准值。

3.2 数据存储器构成

数据存储器由寄存器或 RAM 字节组成。因此，器件的数据存储器是由其文件寄存器指定的。文件寄存器被分为两个功能组：特殊功能寄存器 （SFR）和通用寄存器（General Purpose Registers， GPR）。

特殊功能寄存器包括 TMR0 寄存器、程序计数器（PCL）、状态寄存器、I/O 寄存器 （端口）和文件选择寄存器 （FSR）。此外，特殊功能寄存器还被用于控制 I/O 端口配置和预分频比选择。


通用寄存器被用于存储数据和对指令命令的控制信息。

对于 MCV08A 器件，文件寄存器由 10 个特殊功能寄存器、6 个通用寄存器和 32 个可通过分区寻址的通用寄存器组成 （见图 3-2）。

3.2.1 通用文件寄存器

通用文件寄存器可以被直接寻址，也可以通过文件选择寄存器 （FSR）间接寻址。请参见**第 3.8 节 “ 间接数据寻址：INDF 和 FSR 寄存器 ”**。

图 3-2： MCV08A 文件寄存器映射



注 1： 不是物理寄存器。

3.2.2 特殊功能寄存器

特殊功能寄存器 （SFR）由 CPU 和外设使用，用于控制器件的操作 （见表 3-1）。

特殊功能寄存器可分为两类。与内核功能有关的特殊功能寄存器将在本节讲述。而另一类与外设功能操作有关的特殊功能寄存器将在相应的外设功能模块章节中讲述。

表 3-1： 特殊功能寄存器汇总——MCV08A

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值
N/A	TRIS	I/O 控制寄存器 （TRISGPIO）								`--11 1111`
N/A	OPTION	包含配置 Timer0 和 Timer0/WDT 预分频器的控制位								`1111 1111`
00h	INDF	使用 FSR 的内容寻址数据存储器 （非物理寄存器）								`xxxx xxxx`
01h	TMR0	Timer0 模块寄存器								`xxxx xxxx`
02h(1)	PCL	PC 的低 8 位								`1111 1111`
03h	STATUS	GPWUF	CWUF	PA0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C	`0001 1xxx`
04h	FSR	间接数据存储器地址指针								`110x xxxx`
05h	OSCCAL	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	—	`1111 111-`
06h	GPIO	—	—	GP5	GP4	GP3	GP2	GP1	GP0	`--xx xxxx`
07h	CM1CON0	C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$	`1111 1111`
08h	ADCON0	ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/$\overline{\text{DONE}}$	ADON	`1111 1100`
09h	ADRES	ADC 转换结果								`xxxx xxxx`

图注： x = 未知， u = 不变， — = 未实现 （读为 0）（如果适用）。阴影单元 = 未实现或未用。

注 1： 程序计数器的最高字节是不可直接访问的。欲知关于如何访问这些位的说明，请参见**第 3.6 节 “ 程序计数器 ”**。

3.3 状态寄存器

该寄存器包含 ALU 的数学运算状态、复位状态和页预选择位。

和其他寄存器一样，状态寄存器可以作为任何指令的目标寄存器。如果将该寄存器作为一条影响 Z、 DC 或 C 位的指令的目标寄存器，那么将禁止对这 3 位执行写操作。根据器件逻辑，这些位会被置 1 或清零。此外，$\overline{\text{TO}}$ 和 PD 位是不可写的。所以当执行一条把状态寄存器作为目标寄存器的指令后，结果可能和预想的不同。

例如，`CLRF STATUS` 会将状态寄存器的高 3 位清零且将 Z 位置 1。这会使状态寄存器的值为 `000u u1uu`（其中 u = 不变）。

因此，建议只使用 `BCF`、 `BSF` 和 `MOVWF` 指令来改变 STATUS 寄存器的值。这些指令不会影响状态寄存器的 Z、 DC 或 C 位。

寄存器 3-1： STATUS：状态寄存器 （MCV08A）

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
GPWUF	CWUF	PA0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7 **GPWUF**：GPIO 复位位
1 = 由于在引脚电平变化时从休眠中唤醒而复位
0 = 在上电或其他复位后复位

bit 6 **CWUF**：比较器复位位
1 = 由于在比较器电平变化时从休眠中唤醒而复位
0 = 在上电或其他复位后复位

bit 5 **PA0**：程序页面预选位
1 = 页面 1 （200h-3FFh）
0 = 页面 0 （000h-1FFh）
每个页面为 512 字节。
建议不要在不使用 PA0 位进行程序页面预选的器件中将 PA0 位用作通用读 / 写位，因为这可能会影响与未来产品的向上兼容性。

bit 4 **$\overline{\text{TO}}$**：超时位
1 = 在上电、执行 CLRWDT 或 SLEEP 指令后
0 = 产生了 WDT 超时

bit 3 **$\overline{\text{PD}}$**：掉电位
1 = 在上电或执行 CLRWDT 指令后
0 = 执行 SLEEP 指令

bit 2 **Z**：全零位
1 = 算术运算或逻辑运算的结果为零
0 = 算术运算或逻辑运算的结果不为零

bit 1 **DC**：半进位 / $\overline{\text{借位}}$位 （对于 ADDWF 和 SUBWF 指令）
ADDWF：
1 = 结果的第 4 个低位发生了进位
0 = 结果的第 4 个低位未发生进位
SUBWF：
1 = 结果的第 4 个低位未发生借位
0 = 结果的第 4 个低位发生了借位

bit 0 **C**：进位 / $\overline{\text{借位}}$位 （对于 ADDWF、 SUBWF 和 RRF、 RLF 指令）

ADDWF：	SUBWF：	RRF 或 RLF：
1 = 发生了进位	1 = 未发生借位	分别将 LSb 或 MSb 装入位中
0 = 未发生进位	0 = 发生了借位	

3.4 选项寄存器

选项 （OPTION）寄存器是一个 8 位宽的只读寄存器，它包含各种配置 Timer0/WDT 预分频器和 Timer0 的控制位。

通过执行 `OPTION` 指令，可将 W 寄存器的内容传送到选项寄存器。复位会将 OPTION<7:0> 位置 1。

> **注 1：** 当 TRIS 位清零 （=0）时，相应引脚的电平变化唤醒和上拉功能都被禁止 （即，注意 TRIS 将改写 GPPU/RBPU 和 GPWU/RBWU 选择控制位）。
>
> **2：** 当 T0CS 位置 1 时，它将改写 T0CKI 引脚的 TRIS 功能。

寄存器 3-2： OPTION_REG：OPTION 寄存器 （MCV08A）

W-1	W-1	W-1	W-1	W-1	W-1	W-1	W-1
$\overline{GPWU}$	$\overline{GPPU}$	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

图注：

R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7 **$\overline{GPWU}$：** 引脚电平变化唤醒使能位 （GP0、 GP1 和 GP3）
1 = 禁止
0 = 使能

bit 6 **$\overline{GPPU}$：** 弱上拉使能位 （GP0、 GP1 和 GP3）
1 = 禁止
0 = 使能

bit 5 **T0CS：** Timer0 时钟源选择位
1 = T0CKI 引脚上的电平跳变
0 = 内部指令周期时钟 （CLKOUT）

bit 4 **T0SE：** Timer0 时钟源边沿选择位
1 = 在 T0CKI 引脚信号从高至低跳变时，递增计数
0 = 在 T0CKI 引脚信号从低至高跳变时，递增计数

bit 3 **PSA：** 预分频器分配控制位
1 = 预分频器分配给 WDT
0 = 预分频器分配给 Timer0

bit 2-0 **PS<2:0>：** 预分频比选择位

位值	Timer0 预分频比	WDT 预分频比
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

3.5 OSCCAL 寄存器

振荡器校准（OSCCAL）寄存器被用来校准内部高精度 4/8 MHz 振荡器。它包含用于校准的 7 位。

注：	擦除器件同时也会擦除预编程的内部振荡器内部校准值。必须在擦除该部分之前读取校准值，这样以后才可以正确地重新编程。

在移入了校准常数以后，请不要更改它。请参见**第 8.2.5 节 " 内部 4/8 MHz RC 振荡器 "**。

寄存器 3-3： OSCCAL：振荡器校准寄存器

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	U-0
CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	—
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-1 **CAL<6:0>**：振荡器校准位

0111111 = 最高频率
•
•
•
0000001
0000000 = 中心频率
1111111
•
•
•
1000000 = 最低频率

bit 0 **未实现**：读为 0

3.6 程序计数器

当执行程序指令时，程序计数器（PC）中将包含下一条要被执行的程序指令的地址。除更改 PC 的指令外，每执行一条指令， PC 值都会增 1。


对于 `GOTO` 指令，PC 的 bit 0 到 bit 8 由 `GOTO` 指令字提供。程序计数器（PCL）被映射到 PC<7:0>。状态寄存器的 bit 5 将页信息提供给 PC 的 bit 9 （见图 3-3）。

对于 `CALL` 指令或其他以 PCL 作为目标寄存器的指令，PC 的 bit 0 到 bit 7 也是由指令字提供的。然而，PC<8> 不是由指令字提供，它始终保持清零 （见图 3-3）。

以 PCL 作为目标寄存器或修改 PCL 的指令包括 `MOVWF PC`， `ADDWF PC` 和 `BSF PC,5`。

> **注：** 由于 `CALL` 指令或任何修改 PCL 的指令会将 PC<8> 清零，因此所有子程序调用或相对跳转指令都被限制在任何程序存储器页（512 字长）的前 256 个单元中。

图 3-3： 执行跳转指令时装载 PC 的过程



3.6.1 复位的影响

复位时 PC 被置为全 1，这意味着 PC 指向最后一页中的最后一个单元 （即振荡器校准指令） 。执行 `MOVLW XX` 指令后，PC 将计满返回到 00h 单元并开始执行用户代码。

复位后状态寄存器页预选择位清零，这意味着预选择第 0 页。

因此，复位时 `GOTO` 指令会自动使程序跳转到第 0 页直到页预选择位的值被更改为止。

3.7 堆栈

MCV08A 器件具有 2 级深、12 位宽的硬件 PUSH/POP 堆栈。

执行 `CALL` 指令会将堆栈第一级单元中的内容压入（PUSH）第二级单元中，然后将 PC 的当前值加 1 压入堆栈的第一级。如果连续执行了两条以上 `CALL` 指令，只会存储最近的两个返回地址。

执行 `RETLW` 指令会将堆栈第一级单元中的内容弹出（POP）到 PC，然后将堆栈第二级单元中的内容复制到第一级单元中。如果连续执行了两条以上 `RETLW` 指令，将使用先前存储在堆栈第二级单元中的地址填充堆栈。

> **注 1：** 可以使用在指令中指定的立即数装载 W 寄存器。这对于在程序存储器中实现数据查找表尤其有用。
>
> **2：** 不存在指示堆栈上溢或下溢的状态位。
>
> **3：** 不存在称为 PUSH 或 POP 的指令助记符。这些是执行 `CALL` 和 `RETLW` 指令后出现的情形。

3.8 间接数据寻址：INDF 和 FSR 寄存器

INDF 寄存器不是物理寄存器。寻址 INDF 实际寻址的是地址包含在 FSR 寄存器中的寄存器（FSR 是一个*指针*）。这就是间接寻址。

3.8.1 间接寻址示例

- 地址为 07 的文件寄存器包含值 10h
- 地址为 08 的文件寄存器包含值 0Ah
- 将值 07 载入 FSR 寄存器
- 读 INDF 寄存器将返回值 10h
- 将 FSR 寄存器的值增 1（FSR = 08）
- 读 INDR 寄存器将返回值 0Ah

间接读 INDF（FSR = 0）将返回 00h，而间接写 INDF 寄存器将导致执行空操作（虽然会影响状态位）。

例 3-1 给出了使用间接寻址将 RAM 单元 10h-1Fh 清零的简单程序。

例 3-1： 使用间接寻址清零 RAM 的方法


```
        MOVLW   0x10     ;initialize pointer
        MOVWF   FSR      ;to RAM
NEXT    CLRF    INDF     ;clear INDF register
        INCF    FSR,F    ;inc pointer
        BTFSC   FSR,4    ;all done?
        GOTO    NEXT     ;NO, clear next
CONTINUE
            :            ;YES, continue
            :
```

FSR 是一个 5 位宽的寄存器。它由 INDF 寄存器配合使用来间接寻址数据存储区。

FSR<4:0> 位用于选择数据存储器地址 00h 到 1Fh。

> **MCV08A**——使用 FSR<5>。在 Bank 0 至 Bank 1 之间进行选择。 FSR<7:6> 未实现，其读取值为 11。

图 3-4： 直接 / 间接寻址（MCV08A）



注 1： 对于寄存器映射的细节，请参见图 3-2。
2： 阴影框未实现，读为 1。

4.0 I/O 端口

和任何其他寄存器一样， I/O 寄存器也可在程序控制下进行读写。但是，读指令 （如 MOVF PORTB,W）将始终读取 I/O 引脚，而与引脚是处于输入还是输出模式无关。复位时，由于 I/O 控制器被置为全 1，因此所有 I/O 端口都被定义为输入 （输入为高阻态）。

4.1 GPIO

GPIO 是一个 8 位 I/O 寄存器。仅使用其低 6 位（GP<5:0>）。 Bit 7 和 bit 6 未实现，读为 0。请注意 GP3 为只能输入的引脚。配置字寄存器可以将某些 I/O 设置为备用功能。当用作备用功能时，在读取端口期间，引脚将读为 0。

4.2 TRIS 寄存器

通过执行 TRIS f 指令，可使用 W 寄存器的内容装载输出驱动器控制寄存器。将 TRIS 寄存器的某位置 1，可使相应的输出驱动器置于高阻模式。而将 TRIS 寄存器的某位清零，会将输出数据锁存器的内容送入选定的引脚并使能输出缓冲器。特殊的引脚为 GP3 引脚和 T0CKI 引脚，前者为只输入引脚，后者是由选项寄存器控制的引脚。请参见寄存器 4-3。


注：	读端口读的是引脚而非输出数据锁存器。也就是说，如果使能了某个引脚的输出驱动器，并驱动为高电平，但外部系统将该引脚保持为低电平，那么读相应端口将表明该引脚为低电平。

注：	TRIS 寄存器是 “ 只写 ” 的，并且在复位时被置为全 1 （禁止输出驱动器）。

4.3 I/O 接口


I/O 端口引脚的等效电路如图 4-1 所示。除只能输入的 GP3 引脚外，所有端口引脚都可用于输入和输出操作。对于输入操作，这些端口是不锁存的。所有输入数据都必须位于引脚上，直到被输入指令（如 MOVF GPIO,W）读取为止。输出是锁存的并将保持不变，直到输出锁存器被再次写入为止。要将端口引脚用作输出，必须将 TRIS 寄存器中相应的方向控制位清零 （= 0）。要将端口引脚用作输入，必须将相应的 TRIS 位置 1。任何 I/O 引脚 （除 GP3 外）都可被分别编程为输入或输出。

图 4-1： MCV08A 引脚驱动等效电路 (2)




注 1： GP3 只有连接到 VSS 的保护二极管。
2： 关于引脚具体信息，请参见图 4-2 至图 4-6。

图 4-2： GP0 和 GP1 框图




注 1： I/O引脚上有连接到VDD和VSS的保护二极管。

图 4-3： GP3 框图 （带有弱上拉和引脚电平变化时唤醒）




注 1： GP3/MCLR 引脚只有连接到 VSS 的保护二极管。

图 4-4： GP2 框图




注 1： I/O 引脚上有连接到 VDD 和 VSS 的保护二极管。

图 4-5： GP4 框图



注 1： I/O 引脚上有连接到 VDD 和 VSS 的保护二极管。

图 4-6： GP5 框图



注 1： I/O 引脚上有连接到 VDD 和 VSS 的保护二极管。
2： 当引脚由振荡器使用时，禁止输入模式。

表 4-1： 端口寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
N/A	TRISGPIO(1)	—	—	I/O 控制寄存器						--11 1111	--11 1111
N/A	OPTION(1)	$\overline{\text{GPWU}}$	$\overline{\text{GPPU}}$	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
03h	STATUS(1)	GPWUF	CWUF	PA0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C	0001 1xxx	qq0q quuu(3)
06h	GPIO(1)	—	—	GP5	GP4	GP3	GP2	GP1	GP0	--xx xxxx	--uu uuuu

图注： — = 未实现 （读为 0）， x = 未知， u = 不变， q = 取值视情况而定。
注 1： 仅 MCV08A 器件才具有该寄存器。
2： 如果由于引脚电平变化唤醒而产生复位，则 bit 7 = 1。所有其他复位都将导致 bit 7 = 0。

表 4-2： I/O 引脚功能的优先级 （MCV08A）

优先级	GP0	GP1	GP2	GP3	GP4	GP5
1	AN0/C1IN+	AN1/C1IN-	C1OUT	输入 /$\overline{\text{MCLR}}$	OSC2	OSC1/CLKIN
2	TRISIO	TRISIO	AN2	—	TRISIO	TRISIO
3	—	—	T0CKI	—	—	—
4	—	—	TRISIO	—	—	—

4.4 I/O 编程注意事项

4.4.1 双向 I/O 端口

某些指令在内部是先执行一个读操作，再执行一个写操作。例如 BCF 和 BSF 指令，这两个指令将整个端口的数据读入 CPU，执行位操作，然后重写结果。当一个端口有一个或一个以上的引脚用作输入 / 输出时，对其执行这些指令必须加倍小心。例如，对 GPIO 的 bit 5 执行 BSF 操作时，先将 GPIO 的全部 8 位数据读入 CPU，然后将 bit 5 置 1，最后将 GPIO 的值写入输出锁存器。如果 GPIO 的另一个位被用作双向 I/O 引脚 （假设为 bit 0），并且该引脚此时被定义为输入，则该引脚当前的输入信号被读入 CPU，然后将值重新写入该特定引脚的数据锁存器，覆盖先前的内容。只要该引脚保持输入模式，就毫无问题。然而，如果 bit 0 随后变成了输出模式，则输出锁存器的内容将无法得知。

例 5-1 给出了对一个 I/O 端口执行两条连续的读—修改—写指令 （如 BCF 和 BSF 等）的效果。

当某引脚设置为输出 （高电平或低电平）时，不应通过外部器件来驱动该引脚，以达到改变该引脚电平的目的 （“ 线或 ” 或 “ 线与 ”）。否则，引起的高输出电流可能会损坏器件。

例 4-1： 对 I/O 端口执行读—修改—写指令

```
;Initial PORTB Settings
;PORTB<5:3> Inputs
;PORTB<2:0> Outputs
;
;                 PORTB latch  PORTB pins
;                 ----------   ----------
 BCF    PORTB, 5 ;--01 -ppp    --11 pppp
 BCF    PORTB, 4 ;--10 -ppp    --11 pppp
 MOVLW  007h;
 TRIS   PORTB    ;--10 -ppp    --11 pppp
;
```

注： 用户原本希望引脚值为 --00 pppp。第二条 BCF 指令将使 RB5 被锁存为该引脚的值（高电平）。

4.4.2 I/O 端口的连续操作

对 I/O 端口的写操作实际发生在指令周期的末尾时刻。但对于读操作，在指令周期的开始处所读的数据就必须有效。因此，如果对同一个 I/O 端口执行写操作之后，接着执行读操作，就必须特别小心。指令序列应使引脚电压先稳定下来 （与负载有关），才执行下一条指令将端口值读入 CPU。否则，读入的可能是引脚的前一个状态而不是新状态。当状态不确定时，最好用一条 NOP 指令或者其他不访问 I/O 端口的指令隔开这些指令。

5.0 TMR0 模块和 TMR0 寄存器

Timer0 模块有以下特性：

- 8 位定时器 / 计数器 TMR0
- 可读写
- 软件可编程的 8 位预分频器
- 内部或外部时钟选择：
  - 外部时钟边沿选择
  - 来自 T0CKI 引脚或比较器输出的外部时钟

图 5-1 是 Timer0 模块的简化框图。

将 T0CS 位（OPTION<5>）清零可选择定时器模式。在定时器模式下，Timer0 模块在每个指令周期递增（不使用预分频器）。 TMR0 寄存器被写入时，在接下来的两个指令周期禁止递增 （见图 5-2 和图 5-3）。用户可通过将校正值写入 TMR0 寄存器避开这一问题。

有两种计数器模式。在第一种计数器模式下，Timer0 依靠 T0CKI 引脚电平递增。通过将 T0CKI 位（OPTION<5>）、CMPT0CS 位（CM1CON0<4>）和 COUTEN 位（CM1CON0<6>）置 1 来选择这种模式。在这种模式下， Timer0 可在 T0CKI 引脚信号的每个上升沿或下降沿递增。具体是上升沿还是下降沿由 T0SE 位（OPTION<4>）决定。将 T0SE 位清零选择上升沿。外部时钟输入的限制在**第 5.1 节 “ Timer0 外部时钟的使用 ”**中详细讨论。


在第二种计数器模式下，Timer0 依靠比较器输出递增。有两种不同的方式选择这种模式。第一种方式是通过将 T0CS 位（OPTION<5>）置 1 并将 CMPT0CS 位（CMCON<4>）清零（COUTEN [CMCON<6>] 不会对这种模式产生影响）来选择的。这样允许比较器和 Timer0 之间建立内部连接。

第二种方式是通过将 T0CS 位（OPTION<5>）和 CMPT0CS 位（CM1CON0）置 1，并将 COUTEN 位（CM1CON0<6>）清零来选择的。这样将允许在 T0CKI 输入保持有效的同时将比较器输出送入 T0CKI 引脚。因此，比较器 COUT 引脚上电平的任何变化都将反馈给 T0CKI 输入引脚。导致计数器递增的边沿由 T0SE 位（OPTION<4>）决定。将 T0SE 位清零选择上升沿。外部时钟输入的限制在**第 5.1 节“ Timer0 外部时钟的使用 ”**中详细讨论。

该预分频器可由 Timer0 模块或看门狗定时器使用，但它们不可同时使用。预分频器的分配在软件中由 PSA（OPTION<3>）控制位控制。将 PSA 位清零将预分频器分配给 Timer0。预分频器是不可读写的。当预分频器分配给 Timer0 模块时，可选择的预分频比有 1:2，1:4，...，1:256。预分频器的具体操作请参见**第 5.2 节 “ 预分频器 ”**。

与 Timer0 模块相关的寄存器汇总请参见表 5-1。

图 5-1： TIMER0 框图



注 1： T0CS、 T0SE、 PSA、 PS2、 PS1 和 PS0 均位于选项寄存器中。
2： 该预分频器是与看门狗定时器共用的 （见图 5-5）。
3： CMPT0CS 位位于 CM1CON0 寄存器中，为 CM1CON0<4>。

图 5-2： TIMER0 时序图：内部时钟 / 无预分频器




图 5-3： TIMER0 时序图：内部时钟 / 预分频比 1:2




表 5-1： 与 TIMER0 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
01h	TMR0	Timer0——8 位实时时钟 / 计数器								xxxx xxxx	uuuu uuuu
07h	CM1CON0	C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$	1111 1111	uuuu uuuu
08h	CM1CON0	C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$	1111 1111	uuuu uuuu
N/A	OPTION	$\overline{\text{GPWU}}$	$\overline{\text{GPPU}}$	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
N/A	TRISGPIO[(1)]	—	—	I/O 控制寄存器						---- 1111	--11 1111

图注： Timer0 不使用阴影单元，— = 未实现， x = 未知， u = 不变。
注 1： 当 T0CS = 1 时， T0CKI 引脚的 TRIS 被忽略。

5.1 Timer0 外部时钟的使用

当 Timer0 使用外部时钟输入时，必须满足一定要求。这种外部时钟要求是为了确保外部时钟和内部相位时钟（Tosc）保持同步。同步后，Timer0 的实际递增还将有一定延时。

5.1.1 外部时钟同步


当不使用预分频器时，外部时钟输入与预分频器输出相同。在内部相位时钟的 Q2 和 Q4 周期对预分频器输出进行采样可实现 T0CKI 与内部相位时钟的同步（见图 5-4）。因此， T0CKI 或比较器输出的高电平必须至少保持 2 个 Tosc （加上 2 Tt0H 的一小段 RC 延时），并且其低电平也必须至少保持 2 个 Tosc （加上 2 Tt0H 的一小段 RC 延时）。请参见所用器件的电气规范。

当使用预分频器时，外部时钟输入被异步波纹计数器类型的预分频器分频，故预分频器的输出是对称的。为了使外部时钟满足采样要求，必须考虑波纹计数器。因此，T0CKI 或比较器输出的周期必须至少保持 4 个 Tosc（加上 4 Tt0H 的一小段 RC 延时）除以分频值。对 T0CKI 或比较器输出的高、低电平时间的惟一要求是脉宽不得小于 Tt0H。请参见所用器件的电气规范中的参数 40、41 和 42。

5.1.2 TIMER0 的递增延时

由于预分频器的输出与内部时钟同步，因此从出现外部时钟沿到 Timer0 模块实际递增有一小段延时。图 5-4 显示了从外部时钟沿到定时器递增的延时。

图 5-4： TIMER0 与外部时钟时序图



注 1： 从时钟输入变化到 Timer0 递增有 3 到 7 个 Tosc 的延时 （持续时间 Q = Tosc）。因此，测量 Timer0 输入脉冲相邻边沿之间的间隔的最大误差为± 4 个 Tosc。

2： 如果未选择预分频器，则为外部时钟，否则为预分频器输出。

3： 箭头所指为采样时刻。

5.2 预分频器

一个 8 位的计数器可分别作为 Timer0 模块的预分频器或看门狗定时器 （WDT）的后分频器 （见图 8-11）。为简化起见，在本数据手册中称该计数器为 “ 预分频器 ”。

注：	该预分频器由 Timer0 模块或看门狗定时器使用，但它们不可同时使用。因此，如果把预分频器分配给 Timer0 模块就意味着 WDT 无分频器可用，反之亦然。

PSA 和 PS<2:0> 位（OPTION<3:0>）决定预分频器的分配和分频比。

当预分频器分配给 Timer0 模块时，所有写入 TMR0 寄存器的指令 （如 `CLRF 1`, `MOVWF 1`, `BSF 1, x`, 等）都会将预分频器清零。当预分频器分配给 WDT 时，执行 `CLRWDT` 指令会同时将预分频器和 WDT 清零。预分频器是不可读写的。复位时，预分频器包含为全 `0` 的值。

5.2.1 切换预分频器的分配

预分频器的分配完全由软件控制（即，它可在程序执行期间被 “ 随时 ” 改变）。为避免器件意外复位，当把预分频器从 Timer0 分配给 WDT 时，必须执行下列指令序列（见例 5-1）。

例 5-1： 改变预分频器 （TIMER0 → WDT）


```
CLRWDT                 ;Clear WDT
CLRF    TMR0           ;Clear TMR0 & Prescaler
MOVLW  '00xx1111'b     ;These 3 lines (5, 6, 7)
OPTION                 ;are required only if
                       ;desired
CLRWDT                 ;PS<2:0> are 000 or 001
MOVLW  '00xx1xxx'b     ;Set Postscaler to
OPTION                 ;desired WDT rate
```

要将预分频器从 WDT 分配给 Timer0 模块，使用例 5-2 所示的指令序列。即使在 WDT 被禁止时，也必须使用该序列。应该在切换预分频器之前执行 CLRWDT 指令。

例 5-2： 改变预分频器 （WDT → TIMER0）

```
CLRWDT                 ;Clear WDT and
                       ;prescaler
MOVLW  'xxxx0xxx'      ;Select TMR0, new
                       ;prescale value and
                       ;clock source
OPTION
```

图 5-5： TIMER0/WDT 预分频器框图



注 1： T0CS 、 T0SE、 PSA 和 PS<2:0> 均为选项寄存器中的位。
2： 在 MCV08A 器件中 T0CKI 与 GP2 引脚复用，而在 DSTEMP 器件中 T0CKI 与 RC5 复用。
3： CMPT0CS 位位于 CM1CON0 寄存器中。

6.0 比较器模块

MCV08A 器件包含一个模拟比较器模块。

寄存器 6-1： CM1CON0：比较器 C1 的控制寄存器 （MCV08A）

R-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7 **C1OUT**：比较器输出位
1 = $V_{IN+} > V_{IN-}$
0 = $V_{IN+} < V_{IN-}$

bit 6 **$\overline{\text{C1OUTEN}}$**：比较器输出使能位 (1), (2)
1 = 比较器的输出不送到 C1OUT 引脚
0 = 比较器的输出送到 C1OUT 引脚

bit 5 **C1POL**：比较器输出极性位 (2)
1 = 比较器输出不反相
0 = 比较器输出反相

bit 4 **$\overline{\text{C1T0CS}}$**：比较器 TMR0 时钟源位 (2)
1 = TMR0 时钟源由 T0CS 控制位选择
0 = 比较器输出用作 TMR0 时钟源

bit 3 **C1ON**：比较器使能位
1 = 比较器打开
0 = 比较器关闭


bit 2 **C1NREF**：比较器负参考选择位 (2)
1 = C1IN 引脚
0 = 0.6V 内部参考电压

bit 1 **C1PREF**：比较器正参考选择位 (2)
1 = C1IN+ 引脚
0 = C1IN- 引脚

bit 0 **$\overline{\text{C1WU}}$**：比较器电平变化唤醒使能位 (2)
1 = 禁止在比较器电平变化时唤醒
0 = 使能在比较器电平变化时唤醒

注 1： 改写 T0CS 位，由 TRIS 控制 GP2。
2： 在比较器打开时，这些控制位下拉为低电平。

图 6-1： MCV08A 的比较器框图




注 1： 当 C1ON = 0 时， C1 比较器将产生一个 0 输出到异或门。

6.1 比较器工作原理

图 6-2 所示为单比较器以及模拟输入电平和数字输出之间的关系。当 VIN+ 上的模拟输入小于 VIN- 上的模拟输入时，比较器将输出数字低电平。图 6-2 中比较器输出的阴影部分代表由于输入失调电压和响应时间所引起的不确定区。关于共模电压，请参见表 9-1。

图 6-2： 单比较器



6.2 比较器参考电压

根据工作模式，比较器可以使用内部参考电压。加在 Vin- 上的模拟信号会与 Vin+ 上的信号相比较，比较器的数字输出会相应调整 （见图 6-2）。

6.3 比较器响应时间

响应时间是指比较器从选定一个新的参考电压或输入电压源到输出达到一个有效电平时的最短时间。如果比较器输入发生了改变，则必须要有一段延时允许比较器达到稳定的新状态。关于比较器响应时间规范的信息请参见表 9-1。

6.4 比较器输出

通过读取 CM1CON0 或 CM2CON0 寄存器中的相应位可得到比较器的输出。该位是只读的。比较器输出也可供内部使用，请参见图 6-2。

注：	对被定义为数字输入的任何引脚施加模拟电平均可能使输入缓冲器的电流消耗超过规定值。

6.5 比较器唤醒标志

当符合下面所有条件时，比较器唤醒标志将置 1：

- $\overline{\text{C1WU}}$ = 0 （CM1CON0<0>）或 $\overline{\text{C2WU}}$ = 0 （CM2CON0<0>）
- 读取 CM1CON0 或 CM2CON0 以锁存 CMPOUT 位的上一个已知状态 （`MOVF CM1CON0, W`）
- 器件处于休眠模式
- 比较器的输出状态发生了改变

此唤醒标志可由软件或器件复位清零。

6.6 比较器在休眠模式下的工作方式

比较器处于活动状态时正常工作。若要把休眠模式下的功耗减少到最小，应该在进入休眠之前关闭比较器。


6.7 复位的影响

上电复位会强制 CM2CON0 寄存器进入复位状态（POR）。这将使比较器模块处于比较器复位模式。复位时引脚为模拟输入将使器件电流达到最小。

6.8 模拟输入连接注意事项

图 6-3 是一个简化的模拟输入电路。由于模拟引脚和数字输出端相连，因此在模拟引脚与 VDD 和 VSS 之间连有反向偏置的二极管，将其电压限制在 VSS 和 VDD 之间。一旦输入电压超出该范围 0.6V 以上，其中一个二极管就会发生正向偏置从而可能使输入电压闭锁。模拟信号源的最大阻抗推荐值为 10 kΩ。任何连接到模拟输入引脚上的外部元件 （如电容器或齐纳二极管），均应保证其只有极小的漏电流。

图 6-3： 模拟输入模型



图注：

CPIN = 输入电容
VT = 门限电压
ILEAKAGE = 引脚上的泄漏电流
RIC = 内部走线等效阻抗
RS = 信号源内阻
VA = 模拟电压

表 6-1： 与比较器模块相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
03h	STATUS	GPWUF	CWUF	—	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C	0001 1xxx	qq0q quuu
07h	CM1CON0	C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$	1111 1111	uuuu uuuu
N/A	TRISGPIO	—	—	I/O 控制寄存器						--11 1111	--11 1111

图注： x = 未知， u = 不变， — = 未实现 （读为 0）， q = 取值视情况而定。

7.0 模数 （A/D）转换器

A/D 转换器可以将模拟信号转换为表示该信号的 8 位数字信号。

7.1 时钟分频器

AD转换器（ADC）有4个时钟源可分别通过ADCS<1:0>进行设置。前 3 种设置分别将信号进行 32、 16 和 8 分频。第4种设置为带有分频比为4的分频器的INTOSC。当使用工作频率为 350 KHz 到 20 MHz 之间的外部振荡器时，这些设置使转换能顺利进行。使用工作频率低于 350 kHz（TAD > 5 μs）的外部振荡器时需要将 ADC 振荡器设置为 INTOSC/4，以得到有效的 ADC 转换结果。

ADC 转换需要 13 个 T_{AD} 周期。分频值不会影响执行转换需要的 T_{AD} 周期数，它只决定 T_{AD} 周期的长度。

当在 ADC 转换的过程中改变 ADCS<1:0> 位时，在下一次转换开始前，不会选择新的 ADC 时钟源。当器件进入休眠模式时，将丢失选择的时钟源。

7.1.1 参考电压

ADC 没有外部参考电压。 ADC 参考电压总是 V_{DD}。

7.1.2 模拟模式选择

ANS<1:0> 位用于将引脚配置为模拟输入。发生任何复位时， ANS<1:0> 都默认为 11，从而将 AN0、 AN1 和 AN2 引脚配置为模拟输入。如果使能比较器输出，则比较器输出 C1OUT 将使 AN2 变为输出。配置为模拟输入的引脚不可用于数字输出。当在进行转换时，用户不应改变 ANS 位。不论 ADON 的状态如何，ANS 位始终有效。

7.1.3 ADC 通道选择

CHS 位用于选择 ADC 采样的模拟通道。可在任何时刻更改 CHS<1:0> 位而不会对转换造成负面影响。要获得模拟信号，CHS<1:0> 的选择必须与 ANS<1:0> 位所选的引脚 （或其中之一）匹配。当 ADC 启动 （ADON = 1）并选择了比较器也正在使用的通道时，比较器和 ADC 都将在该引脚上获得模拟电压。

注：	用户负责确保在ADC和比较器同时使用同一引脚时，不会影响对引脚信号的监控并且不会对器件工作造成负面影响。

如果在 ADC 转换过程中改变了 CHS<1:0> 位，在当前转换完成前，不会选择新通道。这样能确保当前转换完成后的结果有效。当器件进入休眠模式时，将丢失所有有关通道选择的信息。

表 7-1： 事件发生后的通道选择 （ADCS）位

事件	ADCS<1:0>
$\overline{\text{MCLR}}$	11
转换完成	CS<1:0>
转换终止	CS<1:0>
上电复位	11
从休眠模式唤醒	11

7.1.4 GO/$\overline{\text{DONE}}$ 位

GO/$\overline{\text{DONE}}$ 位用于确定转换状态、启动一个转换并手动停止正在进行的转换。将 GO/$\overline{\text{DONE}}$ 位置 1 将启动转换。当转换完成后，ADC 模块将 GO/$\overline{\text{DONE}}$ 位清零。手动将 GO/$\overline{\text{DONE}}$ 位清零可终止正在进行的转换。手动终止转换可能导致 ADRES 中只有部分转换结果。

当器件进入休眠模式时，GO/$\overline{\text{DONE}}$ 位被清零，停止当前转换。 ADC 没有专用的振荡器，它依靠指令时钟工作。因此，在休眠模式不会进行转换。

当 ADON 清零时，不能将 GO/$\overline{\text{DONE}}$ 位置 1。

7.1.5 休眠模式

ADC 没有专用的 ADC 时钟，因此在休眠模式不可能工作。如果在转换进行过程中执行一条 SLEEP 指令，则 GO/DONE 和 ADON 位将被清零。这样会停止任何正在进行的转换，并且关闭 ADC 模块以节约功耗。由于转换过程的特性， ADRES 可能保存部分转换的结果，在进入休眠模式前至少要转换 1 位数据，才会使 ADRES 中有部分完成的转换数据。 ADCS 和 CHS 位复位到默认状态； ANS<1:0> = 11 且 CHS<1:0> = 11。

要得到正确的转换结果， TAD 必须符合以下条件：

- 500 ns < TAD < 50 μs
- TAD = 1/(FOSC/ 分频值)

阴影部分表示 TAD 超出了精确转换范围。如果需要转换的模拟处于这些频率范围内，则请使用 INTOSC/4 作为 ADC 的时钟源。

表 7-2： 使用各种振荡器在 ADCS 不同设置下的 TAD

时钟源	ADCS <1:0>	分频器	20 MHz	16 MHz	8 MHz	4 MHz	1 MHz	500 kHz	350 kHz	200 kHz	100 kHz	32 kHz
INTOSC	11	8			.5 μs	1 μs						
FOSC	10	8	.2 μs	.25 μs	.5 μs	1 μs	4 μs	8 μs	11 μs	20 μs	40 μs	125 μs
FOSC	01	16	.4 μs	.5 μs	1 μs	2 μs	8 μs	16 μs	23 μs	40 μs	80 μs	250 μs
FOSC	00	32	.8 μs	1 μs	2 μs	4 μs	16 μs	32 μs	46 μs	80 μs	160 μs	500 μs

注 1： 当 ADC 工作在 16 MHz 或更高频率的外部振荡器时，其性能在选择表 7-2 中所给出的适当 FOSC 分频值时要比使用 INTOSC/4 选项好。

表 7-3： 休眠对 ADCON0 的影响

	ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/$\overline{\text{DONE}}$	ADON
进入休眠模式	不变	不变	1	1	1	1	0	0
唤醒或复位	1	1	1	1	1	1	0	0

7.1.6 模拟转换结果寄存器

ADRES 寄存器保存上次转换的结果。这些结果一直保持到下一次模拟转换的采样阶段。当采样周期结束后，ADRES 清零 （= 0）。“ 前导位 ” 向右移入 ADRES 作为内部转换完成位。从高字节开始按位依次进行转换，“ 前导位 ”不断右移以使后来转换的位填入 ADRES 中。当 “ 前导位 ” 右移 9 次后转换完成； “ 前导位 ” 移出且 GO/DONE 位清零。

如果在转换过程中 GO/$\overline{DONE}$ 位由软件清零，转换即停止。 ADRES 中的数据为部分转换结果。此数据对于已转换的位是有效的。“ 前导位 ” 的位置决定已转换位的个数。在 GO/DONE 位清零以前没有被转换的位是不可恢复的。

寄存器 7-1： ADCON0：A/D 控制寄存器 （MCV08A）

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0
ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/$\overline{DONE}$	ADON
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7-6 **ANS<1:0>**：ADC 模拟输入引脚选择位 (1), (2), (5)
00 = 没有任何引脚配置为模拟输入
01 = AN2 配置为模拟输入
10 = AN2 和 AN0 配置为模拟输入
11 = AN2、 AN1 和 AN0 配置为模拟输入

bit 5-4 **ADCS<1:0>**：ADC 转换时钟选择位
00 = Fosc/16
01 = Fosc/8
10 = Fosc/4
11 = INTOSC/4

bit 3-2 **CHS<1:0>**：ADC 通道选择位
00 = 通道 AN0
01 = 通道 AN1
10 = 通道 AN2
11 = 0.6V 绝对参考电压

bit 1 **GO/$\overline{DONE}$**：ADC 转换状态位 (4)
1 = ADC 转换正在进行。将该位置 1 可启动 ADC 转换周期。在 ADC 完成转换时，硬件将自动清零该位。
0 = ADC 转换已完成 / 不在进行。在转换正在进行时手动清零该位将终止当前的转换。

bit 0 **ADON**：ADC 使能位
1 = ADC 模块正在工作
0 = ADC 模块已关闭，不产生任何功耗

注 1： 在设置 ANS 位之后，将会自动强制选定的通道进入模拟模式，而不论先前定义的引脚功能如何。惟一的例外是对于比较器：这种情况下，比较器和 ADC 的模拟输入将同时有效。用户自行负责确保比较器输入上的 ADC 负载不会影响它们的应用。

2： 无论 ADON 的状态如何， ANS<1:0> 位始终有效。

3： 在任意一次复位之后， CHS<1:0> 位默认设为 11。

4： 如果 ADON 位清零，则 GO/$\overline{DONE}$ 位不能置 1。

寄存器 7-2： ADRES 寄存器

R-X	R-X	R-X	R-X	R-X	R-X	R-X	R-X
ADRES7	ADRES6	ADRES5	ADRES4	ADRES3	ADRES2	ADRES1	ADRES0
bit 7							bit 0

图注：			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

例 7-1： 执行模数转换

```
;Sample code operates out of BANK0
        MOVLW 0xF1     ;configure A/D
        MOVWF ADCON0
        BSF ADCON0, 1  ;start conversion
loop0   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop0
        MOVF ADRES, W  ;read result
        MOVWF result0  ;save result

        BSF ADCON0, 2  ;setup for read of
                       ;channel 1
        BSF ADCON0, 1  ;start conversion
loop1   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop1
        MOVF ADRES, W  ;read result
        MOVWF result1  ;save result

        BSF ADCON0, 3  ;setup for read of
        BCF ADCON0, 2  ;channel 2
        BSF ADCON0, 1  ;start conversion
loop2   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop2
        MOVF ADRES, W  ;read result
        MOVWF result2  ;save result
```

例 7-2： 在转换期间更改通道选择

```
        MOVLW 0xF1     ;configure A/D
        MOVWF ADCON0
        BSF ADCON0, 1  ;start conversion
        BSF ADCON0, 2  ;setup for read of
                       ;channel 1
loop0   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop0
        MOVF ADRES, W  ;read result
        MOVWF result0  ;save result

        BSF ADCON0, 1  ;start conversion
        BSF ADCON0, 3  ;setup for read of
        BCF ADCON0, 2  ;channel 2
loop1   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop1
        MOVF ADRES, W  ;read result
        MOVWF result1  ;save result

        BSF ADCON0, 1  ;start conversion
loop2   BTFSC ADCON0, 1;wait for ‘DONE’
        GOTO loop2
        MOVF ADRES, W  ;read result
        MOVWF result2  ;save result
        CLRF ADCON0    ;optional:returns
        ;pins to Digital mode and turns off
        ;the ADC module
```

8.0 CPU 的特殊性能

单片机与其他处理器的区别在于其具有处理实时应用需要的特殊电路。MCV08A 单片机具有许多特性，旨在最大限度地提高系统的可靠性，通过减少外部元件将成本降至最低，并且还提供了低功耗工作模式和代码保护功能。这些特性如下：

- 振荡器选择
- 复位：
  - 上电复位 （POR）
  - 器件复位定时器 （DRT）
  - 引脚电平变化时从休眠模式唤醒
- 看门狗定时器 （WDT）
- 休眠
- 代码保护
- ID 单元
- 在线串行编程 （ICSP™）
- 时钟输出

MCV08A 器件具有一个看门狗定时器，只有通过配置位 WDTE 才可将其关闭。为了增强可靠性，它依靠自己的 RC 振荡器运行。有了此片上定时器，大部分应用都不再需要外部复位电路。

休眠模式是为提供电流非常低的掉电模式而设计的。用户可以通过输入引脚上的电平变化或通过看门狗定时器超时溢出使器件从休眠模式唤醒。有几种振荡器供器件选择以适应不同的应用，其中包括内部 4/8 MHz 振荡器。EXTRC 振荡器可以节省系统成本，而 LP 晶振可以节省功耗。可以使用一组配置位来选择不同的振荡器。

8.1 配置位

MCV08A 配置字由 12 位组成。可以编程配置位来选择不同的器件配置。有三个位可用于选择振荡器类型；（MCV08A 器件为两个位），一个位是看门狗定时器使能位，一个位是 MCLR 使能位，还有一个位用于代码保护 （寄存器 10-1 和寄存器 10-2）。

寄存器 8-1： CONFIG：配置字寄存器 （MCV08A）

—	—	—	—	—	—	—	—
bit 15							bit 8

—	—	IOSCFS	MCLRE	$\overline{\text{CP}}$	WDTE	FOSC1	FOSC0
bit 7							bit 0

bit 15-6 **未实现**：读为 1

bit 5 **IOSCFS**：内部振荡器频率选择位
1 = 8 MHz INTOSC 速度
0 = 4 MHz INTOSC 速度

bit 4 **MCLRE**：主复位使能位
1 = GP3/$\overline{\text{MCLR}}$ 引脚用作 $\overline{\text{MCLR}}$
0 = GP3/$\overline{\text{MCLR}}$ 引脚用作 GP3， $\overline{\text{MCLR}}$ 内部连接到 V_{DD}

bit 3 **$\overline{\text{CP}}$**：代码保护位
1 = 关闭代码保护
0 = 打开代码保护

bit 2 **WDTE**：看门狗定时器使能位
1 = 使能 WDT
0 = 禁止 WDT

bit 1-0 **FOSC<1:0>**：振荡器选择位
00 = LP 振荡器，带 18 ms DRT
01 = XT 振荡器，带 18 ms DRT
10 = INTOSC，带 1.125 ms DRT(1)
11 = EXTRC，带 1.125 ms DRT(1)

注 1： 应用设计人员需负责确保使用 1.125 ms（标称值）DRT 将产生可接受的工作状态。关于该工作模式的 V_{DD} 上升时间和稳定性要求，请参见电气规范。

8.2 振荡器配置

8.2.1 振荡器类型

MCV08A 器件最多可以在 6 种不同的振荡模式下工作。用户可以对最多三个配置位 （FOSC<1:0>[MCV08A]，FOSC<2:0> [DSTEMP]）进行编程。要选择这些模式中的一个：


- LP： 低功耗晶振
- XT： 晶振 / 谐振器
- INTRC：内部 4/8 MHz 振荡器
- EXTRC：外部谐振器 / 电容

8.2.2 晶振 / 陶瓷谐振器

在 XT 或 LP 模式中，晶振或陶瓷谐振器与 （GP5） / OSC1/ （CLKIN）和 （GP4） /OSC2/ （CLKOUT）引脚相连以产生振荡（图 8-1）。MCV08A 振荡器设计要求使用平行切割的晶体。使用顺序切割的晶体，可能会使振荡器产生的频率超出晶体制造厂商所规定的范围。当 XT 或 LP 模式中时，器件可以用一个外部时钟源驱动 （GP5） / OSC1/CLKIN 引脚 （图 8-2）。

> **注 1：** 此器件设计为按照其数据手册中的参数运行。器件经测试达到电气规范的要求，而这套电气规范是用以确定器件是否符合上述参数而设计的。由于器件生产工艺的差异，器件的性能特性可能与其早期的版本有所不同。这些差异可能导致此器件在您的应用中所表现的性能与早期的版本有所不同。
>
> **2：** 用户应该验证器件振荡器的起振和运行与预期是否相同。可能需要调整负载电容值和 / 或振荡器模式。

图 8-1： 晶振 （或陶瓷谐振器）工作原理 （XT 或 LP 振荡器配置）



注 1： 推荐使用的 C1 和 C2 值请参见电容选择表。
2： 对于 AT 条形切割晶体可能需要串联一个电阻 （RS）。
3： RF 近似值 = 10 MΩ。

图 8-2： 外部时钟输入工作原理 （XT 或 LP 振荡器配置）




表 8-1： 陶瓷谐振器的电容选择—— MCV08A[1]

振荡类型	谐振器频率	电容范围 C1	电容范围 C2
XT	4.0 MHz	30 pF	30 pF

注 1： 这些值仅供设计参考。由于每个谐振器都有自己的特性，用户应该向谐振器厂商咨询外部元件的适当值。

表 8-2： 晶振的电容选择——MCV08A(2)

振荡类型	谐振器频率	电容范围 C1	电容范围 C2
LP	32 kHz(1)	15 pF	15 pF
XT	200 kHz 1 MHz 4 MHz	47-68 pF 15 pF 15 pF	47-68 pF 15 pF 15 pF
HS(3)	20 MHz	15-47 pF	15-47 pF

注 1： 当 V_{DD} > 4.5V 时，建议 C1 = C2 ≈ 30 pF。
2： 这些值仅供设计参考。可能需要使用电阻 Rs 以避免对低驱动规格的晶体造成过驱动。由于每个晶振都有自己的特性，用户应该向晶振厂商咨询外部元件的适当值。
3： 仅 DSTEMP 器件才可使用的振荡模式。

8.2.3 外部晶体振荡电路

具有TTL门控的预封装振荡器或简单振荡电路可以被用作外部晶振电路。预封装的振荡器提供了一个宽工作范围和更好的稳定性。设计优良的晶振具有 TTL 门控电路，可提供良好的性能。可以使用两种类型的晶振电路：并联谐振电路或串联谐振电路。

图 8-3 显示了并联谐振器振荡电路的实现方式。此电路设计为使用晶体的基频。 74AS04 反相器可以提供并联振荡器所需要的 180 度相移。4.7 kΩ 的电阻提供负反馈以增强稳定性。10 kΩ 电位器将74AS04偏置到线性区。此电路可用于外部振荡器设计。

图 8-3： 外部并联谐振器的晶振电路





图 8-4 显示了串联谐振器振荡电路。此电路也设计为使用晶体的基频。反相器在串联谐振器振荡电路中执行 180 度相移。 330Ω 电阻提供的负反馈将反向器偏置到线性区。

图 8-4： 外部串联谐振器的晶振电路



8.2.4 外部 RC 振荡器

对于时序要求极高的应用， EXTRC 器件选项可以进一步节省成本。 EXTRC 振荡频率随电源电压、电阻（R_{EXT}）和电容值（C_{EXT}）以及工作温度变化。除此之外，由于正常工艺参数不同，不同器件之间的振荡频率也各不相同。此外，不同封装类型的引线框的电容差异也会影响振荡频率，尤其当 C_{EXT} 值较小时。用户还需要考虑到由于所使用的外部R和C元件的容差不同而造成的差异。


图 8-5 显示了 RC 组合连接到 MCV08A 器件的方式。如果 R_{EXT} 值低于 5.0 kΩ，振荡器工作就会变得不稳定，或者完全停止。如果 R_{EXT} 值很高（如 1 MΩ），振荡器就会变得对噪声、湿度和泄漏电流敏感。因此，建议将 R_{EXT} 保持在 5.0 kΩ 和 100 kΩ 之间。

虽然振荡器可以在没有外部电容的情况下（C_{EXT} = 0 pF）工作，但是由于噪声和稳定性原因，还是建议使用大于 20 pF 的电容值。如果没有外部电容或外部电容值很小，振荡频率就会由于外部电容（比如 PCB 布线电容和封装引线框的电容）的改变而剧烈变化。

第 9.0 节 “ 电气规范 ” 显示了各器件由于正常制造工艺的不同而产生的 RC 频率差异。R 值越大差异越大（因为R值越大，泄漏电流的差异对RC频率的影响越大），而 C 值越小差异越大（因为输入电容的差异对 RC 频率影响更大）。

另外，欲知由于给定 REXT/CEXT 值的 VDD 而产生的振荡频率差异，以及由于给定 R、C 和 VDD 值的工作温度而产生的频率差异，请参见电气规范部分。

图 8-5： 外部 RC 振荡器模式



8.2.5 内部 4/8 MHz RC 振荡器

内部 RC 振荡器在 VDD = 5V 和 25°C 时提供固定的 4/8 MHz （标称值）系统时钟 （有关随着电压和温度变化的信息请参见**第 9.0 节 " 电气规范 "**）。

此外，校准指令被编写在存储器的最后一个地址，其中包括内部 RC 振荡器的校准值。不管是否设置了代码保护，此单元总是没有代码保护的。此值被编程为 `MOVLW XX` 指令，其中 `XX` 是校准值，并被放在复位向量处。这将在复位时把校准值载入 W 寄存器，然后 PC 将返回至地址 0x000 处的用户程序。然后用户可以选择是将此值写入 OSCCAL 寄存器 （05h）还是忽略它。

当将校准值写入 OSCCAL 寄存器时，将 " 调整 " 内部振荡器以消除由于制造工艺引起的振荡频率差异。

注：	擦除器件同时也会擦除内部振荡器预编程的内部校准值。必须在擦除器件之前读取校准值，从而以后可以正确地重新编程。

对于 MCV08A 器件，仅实现了 OSCCAL 的 bit <7:1>。CAL6-CAL0 位用于校准。将 CAL6-CAL0 从 `0000000` 调整到 `1111111` 会改变时钟速度。欲知更多信息，请参见寄存器 4-3。

注：	在修改 OSCCAL 以便与以后的器件兼容时，不使用 OSCCAL 的 bit 0，并且此位应该被写为 `0`。

8.3 复位

器件因不同类型的复位而有所区别：

- 上电复位 （POR）
- 正常工作时的 $\overline{\text{MCLR}}$ 复位
- 休眠时的 $\overline{\text{MCLR}}$ 复位
- 正常工作时的 WDT 超时溢出复位
- 休眠时的 WDT 超时溢出复位
- 在引脚电平发生变化时从休眠模式唤醒
- 在比较器电平发生变化时从休眠模式唤醒

某些寄存器不会以任何形式复位，它们在上电复位时未知，在任何其他复位时不变。大部分其他寄存器都会在正常工作过程中发生上电复位（POR）、MCLR、WDT 复位或引脚电平变化唤醒复位时复位到 " 复位状态 "。它们在休眠过程中不受到 WDT 复位或 MCLR 复位的影响，因为这些复位被视为恢复正常运行。$\overline{\text{TO}}$、$\overline{\text{PD}}$、CWUF 和 RBWUF/GPWUF 位例外。在不同的复位情况下它们的置 1 和清零状况不同。在软件中使用这些位来确定复位的特性。所有寄存器的复位状态的完整说明请参见表 8-3 和表 10-4。

表 8-3： 寄存器的复位条件——MCV08A

寄存器	地址	上电复位	MCLR 复位、 WDT 超时溢出、引脚电平变化唤醒、比较器变化唤醒
W	—	qqqq qqqu(1)	qqqq qqqu(1)
INDF	00h	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu
PC	02h	1111 1111	1111 1111
STATUS	03h	0001 1xxx	qq0q quuu(2)
FSR(4)	04h	110x xxxx	11uu uuuu
FSR(5)	04h	111x xxxx	111u uuuu
OSCCAL	05h	1111 111-	uuuu uuu-
GPIO	06h	--xx xxxx	--uu uuuu
CM1CON0	07h	1111 1111	uuuu uuuu
ADCON0	08h	1111 1100	uu11 1100
ADRES	09h	xxxx xxxx	uuuu uuuu
OPTION	—	1111 1111	1111 1111
TRIS	—	--11 1111	--11 1111

图注： u = 不变， x = 未知， — = 未实现位 （读为 0）， q = 取值视情况而定。

注 1： W 寄存器的 bit <7:2> 包含振荡器校准值，这是因为存储器顶部有一条 MOVLW XX 指令。

2： 特定条件下的复位值请参见表 8-4。

表 8-4： 特殊寄存器的复位条件


	STATUS 地址：03h	PCL 地址：02h
上电复位	0001 1xxx	1111 1111
正常工作时的 MCLR 复位	000u uuuu	1111 1111
休眠时的 MCLR 复位	0001 0uuu	1111 1111
休眠时的 WDT	0000 0uuu	1111 1111
正常工作时的 WDT 复位	0000 uuuu	1111 1111
在引脚电平发生变化时从休眠模式唤醒	1001 0uuu	1111 1111
比较器变化从休眠唤醒	0101 0uuu	1111 1111

图注： u = 不变， x = 未知， — = 未实现位 （读为 0）。

8.3.1 MCLR 使能

此配置位在未编程时（状态为 1）会使能外部 MCLR 功能引脚。在已编程时， MCLR 功能引脚将连接到内部 V_{DD} 并且分配该引脚为 I/O 引脚。请参见图 8-6。

图 8-6： MCLR 选择



8.4 上电复位 （POR）

MCV08A 器件采用了一个片上上上电复位（POR）电路，此电路为大部分上电情况提供内部芯片复位。

片上上电复位电路将芯片保持在复位状态，直到 V_{DD} 上升到足以正常工作的电平。要利用内部上电复位，可以将 （GP3/RB3） /MCLR/V_{PP} 引脚编程为 MCLR 引脚，并通过一个电阻将此引脚连接到 V_{DD}，或者将此引脚编程为（GP3/RB3）。使用一个晶体管（上拉电阻范围请参见表 9-3）来实现内部弱上拉电阻。这将省掉产生上电复位通常所需要的外部 RC 组件。指定了 V_{DD} 的最大上升时间。如需详细信息，请参见**第 9.0 节 " 电气规范 "**。

当器件开始正常工作时 （退出复位条件），器件工作参数 （电压、频率和温度）必须符合一定的条件以保证正常工作。如果不符合这些条件，器件必须被保持在复位状态，直到符合工作参数要求为止。

图 8-7 所示为片上上电复位电路的简化框图。

上电复位电路和器件复位定时器（见**第 8.5 节 " 器件复位定时器 （DRT） "**）电路是紧密相关的。上电时，复位锁存器置 1 且 DRT 被复位。DRT 定时器一旦检测到 MCLR 引脚为高电平就开始计数。在延时周期之后，它将使复位锁存器复位，从而结束片上复位信号。

图 8-8 所示为一个 MCLR 引脚保持为低电平的上电延时示例。在 MCLR 引脚变为高电平之前，允许 V_{DD} 上升并保持稳定。在 MCLR 引脚变为高电平之后，芯片实际上会延时 T_{DRT} ms 才退出复位。

在图 8-9 中，使用片上上电复位功能 （MCLR 引脚和 V_{DD} 被连接在一起或者 MCLR 引脚被编程为 GP3）。V_{DD} 在起振定时器超时溢出前趋于稳定并且能够正常复位。但是，图 8-10 描述了一个当 V_{DD} 上升过于缓慢时出现的问题。从 DRT 检测到 MCLR 引脚为高电平到 MCLR 和 V_{DD} 实际上达到其最大值之间的时间过长。在这种情况下，当起振定时器延时结束时，V_{DD} 尚未达到 V_{DD} 最小值，芯片可能无法正常运行。如果发生这种情况，建议使用外部 RC 电路以延长上电复位延时（图 8-9）。

注：	当器件开始正常工作时（退出复位条件），器件工作参数 （电压、频率、温度等）必须符合一定的条件以保证正常工作。如果不符合这些条件，那么器件必须保持在复位状态，直到符合工作条件为止。

更多信息，请参见应用笔记 AN522 *"Power-Up Considerations "*（DS00522）和 AN607 *"Power-up Trouble Shooting "*（DS00607）。

图 8-7： 片上复位电路的简化框图




图 8-8： 上电时的延时序列 （MCLR 拉为低电平）




图 8-9： 上电时的延时序列 （MCLR 连接到 VDD）：快速 VDD 上升时间





图 8-10： 上电时的延时序列 （$\overline{\text{MCLR}}$ 连接到 VDD）：缓慢 VDD 上升时间



注： 当 VDD 上升缓慢时，在 VDD 达到其最终值前 TDRT 延时早就结束了。在此示例中，当且仅当 V1 ≥ VDD 最小值时，芯片会正确复位。

8.5 器件复位定时器 （DRT）

在MCV08A器件上，每次当器件上电时DRT都会运行。DRT 从复位开始运行并且随着振荡器选择和复位类型的不同而有所不同 （见表 8-5）。

DRT 用内部 RC 振荡器作为时钟来工作。只要 DRT 是活动的，处理器就保持在复位状态。DRT 延时使 VDD 上升到 VDD 最小值以上，并使振荡器达到稳定。

基于晶体振荡器或陶瓷谐振器的振荡电路在上电后需要一段时间来建立稳定的振荡。如表 8-5 所示，在 MCLR 达到逻辑高电平 （VIH MCLR）之后，片上 DRT 会将器件保持一段时间的复位。在大多数情况下，不要求将 (GP3)/MCLR/VPP 编程为 MCLR 或使用外部 RC 网络连接到 MCLR 输入引脚。这可以在对成本和 / 或空间控制严格的应用中节省开支和空间，并且允许将 （GP3） / MCLR/VPP 引脚用作通用输入引脚。

由于 VDD、温度和制造工艺的不同，芯片之间的器件 DRT 延时也各不相同。详情请参见 AC 参数。

看门狗定时器从休眠状态超时溢出也会触发 DRT。这对于使用 WDT 从休眠模式自动唤醒的应用特别重要。

复位源有 POR、MCLR、WDT 超时、引脚电平变化唤醒和比较器变化唤醒。请参见**第 8.9.2 节 “ 从休眠模式唤醒 ”**中的**注 1、 2 和 3**。

8.6 看门狗定时器 （WDT）

看门狗定时器 （WDT）是自由运行的片上 RC 振荡器，它不需要任何外部组件。此 RC 振荡器独立于 （GP5） /OSC1/CLKIN 引脚外接的 RC 振荡器和内部 4/8 MHz 振荡器。这意味着即使主处理器时钟已经停止（如通过执行 SLEEP 指令）WDT 将仍然运行。在正常工作或休眠过程中， WDT 复位或唤醒复位都会产生器件复位。

TO 位 （STATUS<4>）将在看门狗定时器复位时清零。

可以通过将配置位 WDTE 编程为 0 来永久禁止 WDT。如需确定访问配置字的方法，请参见 “ MCV08A Programming Specifications ”。

通过将配置WDTE设定为0，可以永久地禁止WDT（见**第 8.1 节 “ 配置位 ”**）。关于如何访问配置字的信息，请参见 MCV08A 编程规范。

表 8-5： 典型 DRT 周期

振荡器配置	上电复位	后续复位
LP	18 ms	18 ms
XT	18 ms	18 ms
INTOSC	1.125 ms	10 µs
EXTRC	1.125 ms	10 µs

> **注：** 应用设计人员负责确保使用 1.125 ms（标称值） DRT 时可实现正确的操作。请参见电气规范了解该模式下对 VDD 上升时间和稳定性的要求。

8.6.1 WDT 周期

WDT 的正常超时溢出周期为 18 ms（没有预分频器）。如果需要更长的超时溢出周期，可以通过写选项寄存器为 WDT（在软件控制下）分配一个分频比最高为 1:128 的预分频器。因此，可以实现一个正常的 2.3 秒超时溢出周期。此周期根据温度、VDD 以及各器件的不同制造工艺而有所不同 （见直流规范）。


在最坏的情况下 （VDD = 最小值、温度 = 最大值并且 WDT 预分频比最大），在发生 WDT 超时溢出之前会有几秒钟的延迟。

8.6.2 WDT 编程注意事项

CLRWDT 指令将清零 WDT 和后分频器 （如果将后分频器分配给 WDT），并阻止它超时溢出和产生器件复位。

SLEEP 指令将复位 WDT 和后分频器（如果将后分频器分配给 WDT）。这将在 WDT 唤醒复位之前提供一个最大休眠时间。

图 8-11： 看门狗定时器框图



注 1： T0CS、 T0SE、 PSA 和 PS<2:0> 均为选项寄存器中的位。

表 8-6： 与看门狗定时器相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	其他复位时的值
N/A	OPTION(1)	$\overline{\text{GPWU}}$	$\overline{\text{GPPU}}$	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111

图注： 看门狗定时器不使用阴影单元。 — = 未实现 （读为 0）， u = 不变。
注 1： 仅 MCV08A。

8.7 超时序列、掉电和从休眠唤醒状态位（TO、PD 和 GPWUF/RBWUF）

可以通过测试状态寄存器中的 TO、PD 和（GPWUF/RBWUF）位来确定是否上电条件、MCLR 或看门狗定时器（WDT）复位已经导致复位条件产生。

表 8-7： 复位后的 TO/PD/（GPWUF/RBWUF）状态

CWUF	GPWUF/ RBWUF	TO	PD	导致复位的原因
0	0	0	0	WDT 从休眠模式唤醒
0	0	0	u	WDT 超时溢出（不是从休眠模式唤醒）
0	0	1	0	MCLR 从休眠模式唤醒
0	0	1	1	上电延时
0	0	u	u	非休眠期间的 MCLR
0	1	1	0	在引脚电平发生变化时从休眠模式唤醒
1	0	1	0	在比较器电平发生变化时从休眠模式唤醒


图注： u = 不变

8.8 欠压复位

欠压是这样一种情况，即器件电压（VDD）下降到最小值以下，但不为零，然后恢复。器件应该在发生欠压事件时复位。

要在发生欠压时复位MCV08A 器件，可以建立外部欠压保护电路，如图 8-12 和图 8-13 所示。


图 8-12： 欠压保护电路 1



注 1： 当 VDD 低于 Vz + 0.7V（其中 Vz = 齐纳电压）时，此电路将激活复位。

2： 引脚必须被配置为 MCLR。

图 8-13： 欠压保护电路 2




注 1： 此欠压电路虽然精度较低，但相对较便宜。当 VDD 低于以下公式计算出的电平时，晶体管 Q1 关闭。

$$V_{DD} \cdot \frac{R1}{R1 + R2} = 0.7V$$

2： 引脚必须被配置为 MCLR。

图 8-14： 欠压保护电路 3



注： 欠压保护电路使用 Microchip Technology 的 MCP809 单片机监控器。有 7 种不同的跳变点供选择以适应 5V 到 3V 的系统。

8.9 掉电模式 （休眠）

器件可以掉电（休眠）然后再上电（从休眠模式唤醒）。

8.9.1 休眠模式

可以通过执行 SLEEP 指令进入掉电模式。

使能时，看门狗定时器将被清零但仍然保持运行，$\overline{TO}$ 位（STATUS<4>）被置 1，$\overline{PD}$ 位（STATUS<3>）被清零并且振荡器驱动器被关闭。I/O 端口保持 SLEEP 指令执行前的状态（驱动为高电平、驱动为低电平或高阻态）。

> **注：** WDT 超时溢出所产生的复位不会将 $\overline{MCLR}$ 引脚驱动为低电平。

为了使掉电时电流消耗最低， T0CKI 输入电平应该为 VDD 或 VSS，而且在 MCLR 使能时，（GP3/RB3） / MCLR/VPP 引脚电平必须为逻辑高电平。

8.9.2 从休眠模式唤醒

器件可以通过以下事件之一从休眠模式唤醒：

1. 当配置为 $\overline{MCLR}$ 时，（GP3）/$\overline{MCLR}$/VPP 引脚上发生外部复位输入。
2. 看门狗定时器超时溢出复位（如果 WDT 使能）。
3. 当使能了电平变化时唤醒时，输入引脚 GP0、GP1 或 GP3 上发生电平变化。
4. 比较器输出位 C1OUT 和 C2OUT 变化 （如果比较器唤醒使能）。

这些事件都将导致器件复位。可以使用 $\overline{TO}$、$\overline{PD}$、CWUF 和 GPWUF/RBWUF 位来确定器件复位的原因。如果发生 WDT 超时溢出 （并引起唤醒）， $\overline{TO}$ 位被清零。$\overline{PD}$位在上电时置1，在调用SLEEP时清零。GPWUF 位表示休眠时 GP0、GP1 或 GP3 引脚状态的变化（从 GP 端口上最后一次寄存器或位操作之后）。

> **注：** **提醒：**请在进入休眠模式之前，读取输入引脚。当器件处于休眠模式时，引脚上的值从上次读该引脚时的的状态发生改变时，就会发生唤醒。如果发生电平变化时唤醒，并且引脚在进入休眠模式前未被读取，即使在休眠模式中没有引脚发生变化，也会立即发生唤醒。

不管是什么引起唤醒，当器件从休眠模式唤醒时，WDT 都将被清零。

8.10 程序校验和代码保护

如果代码保护位未被编程，验证时可以读出片上程序存储器。

不管代码保护位的设置如何，都可以读前 64 个单元和最后一个单元 （OSCCAL）。

不管是否在 MCV08A 器件上设置了代码保护位，都可以读最后一个存储器单元。

8.11 ID 单元

有 4 个存储单元被指定为 ID 存储单元，供用户存储校验和或其他编码标识号。在正常执行过程中不能访问这些存储单元，但可在编程/校验模式下对它们进行读写。

仅使用 ID 存储单元的低 4 位，始终将高 4 位设置为 1。高 4 位未实现。

无论代码保护设置如何，都可以读取这些存储单元。

8.12 在线串行编程 （ICSP™）


MCV08A 单片机可在最终应用电路中被串行编程。只需要 5 根线即可完成这一操作，其中时钟线、数据线各一根，其余 3 根分别是电源线、接地线和编程电压线。这使用户可使用未编程的器件制造电路板，而仅在产品交付前才对单片机进行编程。这样还可以将最新的固件或定制的固件编程到器件中。

通过将 $\overline{\text{MCLR}}$ （VPP）引脚的电平从 VIL 拉升到 VIHH，同时将 GP1 和 GP0 引脚的电平保持为低电平可将器件保持在编程 / 校验模式（见编程规范）。此时 GP1 成为编程时钟而 GP0 成为编程数据。在此模式中 GP1 和 GP0 都是施密特触发器输入。

复位之后，为器件提供一条 6 位的命令。根据命令，可以为器件提供 14 位程序数据或者由器件提供 14 位程序数据，这取决于命令是一条载入命令还是一条读取命令。欲知串行编程的完整细节，请参见 MCV08A 编程规范。

图 8-15 所示为典型的在线串行编程连接。

图 8-15： 典型在线串行编程连接



9.0 电气规范

绝对最大值 †

偏置时的环境温度 .... -40°C 至 +85°C
储存温度 .... -65°C 至 +150°C
V_{DD} 相对于 V_{SS} 的电压 .... 0 至 +7.0V
$\overline{MCLR}$ 相对于 V_{SS} 的电压 .... 0 至 +14V
其他引脚相对于 V_{SS} 的电压 .... -0.3V 至 (V_{DD}+0.3V)
总功耗 [1] .... 700 mW
V_{SS} 引脚的最大输出电流 .... 200 mA
V_{DD} 引脚的最大输入电流 .... 150 mA
输入钳位电流 I_{IK} （$V_I < 0$ 或 $V_I > V_{DD}$）.. ±20 mA
输出钳位电流 I_{OK} （$V_O < 0$ 或 $V_O > V_{DD}$）.. ±20 mA
任一 I/O 引脚的最大灌电流 .... 25 mA
任一 I/O 引脚的最大拉电流 .... 25 mA
I/O 端口的最大拉电流 .... 100 mA
I/O 端口的最大灌电流 .... 100 mA

注 1： 功耗按如下公式计算：$P_{DIS} = V_{DD} \times \{I_{DD} - \sum I_{OH}\} + \sum \{(V_{DD}-V_{OH}) \times I_{OH}\} + \sum(V_{OL} \times I_{OL})$

† 注意：如果器件工作条件超过上述所列 “ 绝对最大值 ”，可能会对器件造成永久性损坏。上述值仅为运行条件极大值，我们不建议器件在该规范规定的范围以外运行。器件长时间工作在最大值条件下，其稳定性会受到影响。

图 9-1： MCV08A 器件的电压—频率关系图 （-40°C ≤ TA ≤ +85°C）





图 9-2： 最大振荡频率表 （MCV08A）



9.1 直流特性：MCV08A （工业级）

直流特性			标准工作条件 （除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C （工业级）				
参数编号	符号	特性	最小值	典型值 (1)	最大值	单位	条件
D001	VDD	**电源电压**	2.0	—	5.5	V	请参见图 9-1
D002	VDR	**RAM 数据保存电压 (2)**	—	1.5*	—	V	器件工作在休眠模式
D003	VPOR	确保能够产生上电复位信号的 **VDD 启动电压**	—	Vss	—	V	请参见**第 8.4 节 “上电复位 （POR）”**
D004	SVDD	确保能够产生上电复位信号的 **VDD 上升速率**	0.05*	—	—	V/ms	详情请参见**第 8.4 节 “上电复位 （POR）”**
D010	IDD	**供电电流 (3,4)**	— —	175 0.625	275 1.1	μA mA	FOSC = 4 MHz， VDD = 2.0V FOSC = 4 MHz， VDD = 5.0V
			— —	250 1.0	450 1.5	μA mA	FOSC = 8 MHz， VDD = 2.0V FOSC = 8 MHz， VDD = 5.0V
			—	1.4	2.0	mA	FOSC = 20 MHz， VDD = 5.0V
			— —	11 38	15 52	μA μA	FOSC = 32 kHz， VDD = 2.0V FOSC = 32 kHz， VDD = 5.0V
D020	IPD	**掉电电流 (5)**	— —	0.1 0.35	1.2 2.2	μA μA	VDD = 2.0V VDD = 5.0V
D022	IWDT	**WDT 电流 (5)**	— —	1.0 7.0	3.0 16.0	μA μA	VDD = 2.0V VDD = 5.0V
D023	ICMP	**比较器电流 (5)**	— —	15 55	22 67	μA μA	VDD = 2.0V （比较器） VDD = 5.0V （比较器）
D022	ICVREF	**CVREF 电流 (5)**	— —	30 75	60 125	μA μA	VDD = 2.0V （高电压范围） VDD = 5.0V （高电压范围）
D023	IFVR	**内部 0.6V 固定参考电压电流**	— —	85 175	120 205	μA μA	VDD = 2.0V （0.6V 参考电压且使能 1 个比较器） VDD = 5.0V （0.6V 参考电压且使能 1 个比较器）
D024	ΔIAD	**A/D 转换电流 (5)**	—	120	150	μA	2.0V
			—	200	250	μA	5.0V

* 这些参数仅为特征值，未经测试。

注 1： “ 典型值 ” 栏中的数据均为 25°C 下的值。此数据仅供设计参考，未经测试。

2： 该电压是休眠模式下保证不丢失 RAM 数据的最小 VDD。

3： 供电电流主要随工作电压和频率而变化。其他因素，比如总线负载、振荡器类型、总线速率、内部代码执行模式和温度也会影响电流消耗。

4： 正常工作模式下所有 IDD 的测量均是在以下条件下完成的：
OSC1 = 外部方波，轨到轨；所有 I/O 引脚均为三态，并拉至 Vss， T0CKI = VDD， $\overline{\text{MCLR}}$ = VDD ；
WDT 根据说明被使能 / 禁止。

5： 休眠模式下的掉电电流与振荡器类型无关。掉电电流是在器件休眠时，所有 I/O 引脚处于高阻态并且连接到 VDD 或 VSS 时测得的。

6： 不包括流经 REXT 的电流。流经该电阻的电流可通过下式估算：
I = VDD/2REXT （mA），其中 REXT 的单位是 kΩ。

9.2 直流特性：MCV08A （工业级）

直流特性			标准工作条件 （除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C （工业级）				
参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
	VIL	**输入低电压**					
		I/O 端口					
D030		带 TTL 缓冲器	VSS	—	.8V	V	由于 4.5 ≤ VDD ≤ 5.5V
D030A			VSS	—	0.15 VDD	V	其他情况
D031		带施密特触发缓冲器	VSS	—	0.15 VDD	V	
D032		MCLR， T0CKI	VSS	—	0.15 VDD	V	
D033		OSC1 （EXTRC 模式）， EC(1)	VSS	—	0.15 VDD	V	
D033		OSC1 （HS 模式）	VSS	—	0.3 VDD	V	
D033		OSC1 （XT 和 LP 模式）	VSS	—	0.3	V	
	VIH	**输入高电压**					
		I/O 端口		—			
D040		带 TTL 缓冲器	2.0	—	VDD	V	4.5 ≤ VDD ≤ 5.5V
D040A			0.25 VDD + 0.8V	—	VDD	V	其他情况
D041		带施密特触发缓冲器	0.85 VDD	—	VDD	V	整个 VDD 范围
D042		MCLR， T0CKI	0.85 VDD	—	VDD	V	
D043		OSC1 （EXTRC 模式）， EC(1)	0.85 VDD	—	VDD	V	
D043		OSC1 （HS 模式）	0.7 VDD	—	VDD	V	
D043		OSC1 （XT 和 LP 模式）	1.6	—	VDD	V	
D070	IPUR	**GPIO/PORTB 弱上拉电流 (4)**	50	250	400	μA	VDD = 5V， VPIN = VSS
	IIL	**输入泄漏电流 (2),(3)**					
D060		I/O 端口	—	—	±1	μA	VSS ≤ VPIN ≤ VDD，引脚处于高阻态
D062		GP3/MCLR(5)	50	250	400	μA	VSS ≤ VPIN ≤ VDD
D061A		GP3/MCLR(6)	—	—	±5	μA	VSS ≤ VPIN ≤ VDD
D063		OSC1	—	—	±5	μA	VSS ≤ VPIN ≤ VDD， XT 和 LP 模式振荡器配置
		输出低电压					
D080	VOL	I/O 端口 /CLKOUT	—	—	0.6	V	IOL = 8.5 mA， VDD = 4.5V， -40°C 至 +85°C
D080A			—	—	0.6	V	IOL = 7.0 mA， VDD = 4.5V， -40°C 至 +85°C
D083		OSC2	—	—	0.6	V	IOL = 1.6 mA， VDD = 4.5V， -40°C 至 +85°C
		输出高电压					
D090	VOH	I/O 端口 /CLKOUT(3)	VDD – 0.7	—	—	V	IOH = -3.0 mA， VDD = 4.5V， -40°C 至 +85°C
D090A			VDD – 0.7	—	—	V	IOH = -2.5 mA， VDD = 4.5V， -40°C 至 +85°C
D092		OSC2	VDD – 0.7	—	—	V	IOH = -1.3 mA， VDD = 4.5V， 40°C- 至 +85°C
		输出引脚的容性负载规范					
D100	COSC2	OSC2 引脚	—	—	15	pF	当外部时钟用于驱动 OSC1 时，处于 XT、 HS 和 LP 模式
D101	CIO	所有 I/O 引脚	—	—	50	pF	

† 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅作为设计参考，未经测试。

注 1： 在 EXTRC 振荡器配置中， OSC1/CLKIN 引脚被配置为施密特触发器输入。在 RC 模式下，建议不要使用外部时钟驱动 MCV08A 器件。
2： MCLR 引脚上的泄漏电流主要由施加在该引脚上的电平决定。规定电平为正常工作条件下的电平。在不同的输入电压下可测得更高的泄漏电流。
3： 负电流定义为自引脚流出的电流。
4： 不包括 GP3。关于 GP3 请参照参数 D061 和 D061A。
5： 此规范适用于将 GP3/MCLR 配置为具有外部 MCLR 功能且使能内部上拉的输入引脚。

表 9-1： 比较器规范

符号	特性	最小值	典型值	最大值	单位	备注
VOS	输入失调电压	—	±3	±10	mV	
VCM	输入共模电压	0	—	VDD - 1.5	V	
CMRR	共模抑制比	+55*	—	—	dB	
TRT	响应时间 (1)	—	150	400*	ns	内部

* 这些参数仅为特征值，未经测试。

注 1： 响应时间是在比较器一个输入端的电压为 (VDD - 1.5)/2，而另一个输入端的电压从 VSS 变化到 VDD - 1.5V 的过程中测得的。

表 9-2： A/D 转换器特性 （MCV08A）

参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
A01	NR	分辨率	—	—	8 位	位	
A03	EIL	积分误差	—	—	±1.5	LSb	VDD = 5.0V
A04	EDL	微分误差	—	—	-1 < EDL < 1.5	LSb	不丢失编码至 8 位 VDD = 5.0V
A05	EFS	满量程范围	2	—	5.5*	V	VDD
A06	EOFF	偏移误差	—	—	±1.5	LSb	VREF = 5.0V
A07	EGN	增益误差	-0.5	—	±1.75	LSb	VREF = 5.0V
A10	—	单调性	—	保证 (1)	—	—	VSS ≤ VAIN ≤ VDD
A25	VAIN	模拟输入电压	—	VDD	—	V	
A30	ZAIN	模拟电压源阻抗推荐值	—	—	10	kΩ	

* 这些参数仅为特征值，未经测试。

† 除非另外声明，“ 典型值 ” 栏中的数据均为 5.0V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

注 1： A/D 转换结果不会因输入电压的增加而减小，并且不会丢失编码。

9.3 时序参数符号和负载条件

可根据以下一种格式来创建时序参数符号：

1. TppS2ppS
2. TppS

T			
F	频率	T	时间


小写字母（pp）和它们的含义：

pp			
2	至	mc	$\overline{\text{MCLR}}$
ck	CLKOUT	osc	振荡器
cy	周期时间	os	OSC1
drt	器件复位定时器	t0	T0CKI
io	I/O 端口	wdt	看门狗定时器

大写字母和它们的含义：

S			
F	下降	P	周期
H	高	R	上升
I	无效（高阻态）	V	有效
L	低	Z	高阻态

图 9-3： 负载条件



图注：

C_L = 50 pF 适用于除 OSC2 之外的所有引脚

15 pF 当外部时钟用于驱动 OSC1 时，适用于 XT、HS 或 LP 模式下的 OSC2 引脚

图 9-4： 外部时钟时序




表 9-3： 外部时钟时序要求

交流特性			标准工作条件 （除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C （工业级），				
参数编号	**符号**	**特性**	**最小值**	**典型值 (1)**	**最大值**	**单位**	**条件**
1A	FOSC	外部 CLKIN 频率 (2)	DC	—	4	MHz	XT 振荡模式
			DC	—	200	kHz	LP 振荡模式
		振荡器频率 (2)	—	—	4	MHz	EXTRC 振荡模式
			0.1	—	4	MHz	XT 振荡模式
			—	—	200	kHz	LP 振荡模式
1	TOSC	外部 CLKIN 周期 (2)	250	—	—	ns	XT 振荡模式
			5	—	—	μs	LP 振荡模式
		振荡周期 (2)	250	—	—	ns	EXTRC 振荡模式
			250	—	10,000	ns	XT 振荡模式
			5	—	—	μs	LP 振荡模式
2	TCY	指令周期	200	4/FOSC	—	ns	
3	TosL，TosH	时钟输入 （OSC1）的低电平或高电平时间	50*	—	—	ns	XT 振荡器
			2*	—	—	μs	LP 振荡器
4	TosR，TosF	时钟输入 （OSC1）上升或下降时间	—	—	25*	ns	XT 振荡器
			—	—	50*	ns	LP 振荡器

* 这些参数仅为特征值，未经测试。

注 1： 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

2： 所有值均为在特定的振荡模式下，器件在标准工作条件下执行代码时获得的特征数据。超过规定值可能导致振荡器运行不稳定和 / 或电流消耗超出预期值。
当使用了外部时钟输入时，所有器件的 “ 最大 ” 周期时间限制为 “ DC ”（没有时钟）。


表 9-4： 经过校准的内部 RC 频率

交流特性			标准工作条件 （除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C （工业级），					
参数编号	**符号**	**特性**	**频率容差**	**最小值**	**典型值 (1)**	**最大值 ***	**单位**	**条件**
F10	FOSC	内部校准 INTOSC 频率 (1)	±1%	7.92	8.00	8.08	MHz	VDD 和温度待定 2.5V ≤ VDD ≤ 5.5V 0°C ≤ TA ≤ +85°C
			±5%	7.60	8.00	8.40	MHz	2.0V ≤ VDD ≤ 5.5V -40°C ≤ TA ≤ +85°C （工业级）

* 这些参数仅为特征值，未经测试。

注 1： 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

图 9-5： I/O 时序



注： 所有测试都必须在 I/O 引脚和 CLKOUT 引脚上连有指定的电容负载 50 pF （参见数据手册）的条件下进行。

表 9-5： 时序要求

交流特性		标准工作条件 （除非另外声明） 工作温度 -40°C ≤ TA ≤ +85°C （工业级）				
参数编号	符号	特性	最小值	典型值 (1)	最大值	单位
17	TOSH2IOV	OSC1↑ （Q1 周期）到端口输出有效的时间 (2),(3)	—	—	100*	ns
18	TOSH2IOI	OSC1↑ （Q2 周期）到端口输入无效的时间 （I/O 保持时间） (2)	50	—	—	ns
19	TIOV2OSH	端口输入无效到 OSC1↑ 的时间 （I/O 输入建立时间）	50	—	—	ns
20	TIOR	端口输出上升时间 (2),(3)	—	10	25**	ns
21	TIOF	端口输出下降时间 (2),(3)	—	10	25**	ns

* 这些参数仅为特征值，未经测试。


** 这些参数为设计目标值，未经测试。

注 1： 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

2： 在 EXTRC 模式下进行测量。

3： 关于负载条件请参见图 9-3。

图 9-6： 复位、看门狗定时器和器件复位定时器时序



注 1： 必须通过软件使能输出驱动器使 I/O 引脚退出高阻模式。

2： MCLR 功能或 WDT 复位只能 XT、 LP 和 HS 模式下使用。

表 9-6： 复位、看门狗定时器和器件复位定时器

交流特性			标准工作条件 （除非另外声明） 工作温度 -40°C ≤ T_A ≤ +85°C （工业级）				
参数编号	**符号**	**特性**	**最小值**	**典型值 (1)**	**最大值**	**单位**	**条件**
30	T_{MCL}	$\overline{MCLR}$ 脉冲宽度 （低电平）	2000*	—	—	ns	V_{DD} = 5.0V
31	T_{WDT}	看门狗定时器延时周期 （无预分频器）	9*	18*	30*	ms	V_{DD} = 5.0V （商业级）
32	T_{DRT}	器件复位定时器周期					
		标准	9*	18*	30*	ms	V_{DD} = 5.0V （工业级）
		快速	0.5*	1.125*	2*	ms	V_{DD} = 5.0V （工业级）
34	T_{IOZ}	从 $\overline{MCLR}$ 低电平到 I/O 高阻抗	—	—	2000*	ns	

* 这些参数仅为特征值，未经测试。

注 1： 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

图 9-7： TIMER0 时钟时序




表 9-7： TIMER0 时钟要求

交流特性				标准工作条件 （除非另外声明） 工作温度 -40°C ≤ T_A ≤ +85°C （工业级）				
参数编号	**符号**	**特性**		**最小值**	**典型值 (1)**	**最大值**	**单位**	**条件**
40	Tt0H	T0CKI 高电平脉冲宽度	无预分频器	0.5 T_{CY} + 20*	—	—	ns	
			有预分频器	10*	—	—	ns	
41	Tt0L	T0CKI 低电平脉冲宽度	无预分频器	0.5 T_{CY} + 20*	—	—	ns	
			有预分频器	10*	—	—	ns	
42	Tt0P	T0CKI 周期		20 或 T_{CY} + 40* N	—	—	ns	取较大值。 N = 预分频比 （1， 2， 4， ...， 256）

* 这些参数仅为特征值，未经测试。

注 1： 除非另外声明，“ 典型值 ” 栏中的数据均为 5V 和 25°C 下的值。这些参数仅供设计参考，未经测试。

表 9-8： 上拉电阻范围


VDD （伏）	温度 （°C）	最小值	典型值	最大值	单位
GP0/GP1					
2.0	-40	73k	105k	186k	Ω
	25	73k	113k	187k	Ω
	85	82k	123k	190k	Ω
5.5	-40	15k	21k	33k	Ω
	25	15k	22k	34k	Ω
	85	19k	26k	35k	Ω
GP3					
2.0	-40	63k	81k	96k	Ω
	25	77k	93k	116k	Ω
	85	82k	96k	116k	Ω
5.5	-40	16k	20k	22k	Ω
	25	16k	21k	23k	Ω
	85	24k	25k	28k	Ω

注：


10.0 封装

10.1 封装标识信息


8 引脚 PDIP




示例



8 引脚 SOIC（3.90 mm）



示例



图注：


XX...X	客户信息
Y	年份代码 （日历年的最后一位数字）
YY	年份代码 （日历年的最后两位数字）
WW	星期代码 （1 月 1 日的星期代码为 “ 01 ”）
NNN	以字母数字排序的追踪代码
(e3)	雾锡 （Matte Tin， Sn）的 JEDEC 无铅标志
*	表示无铅封装。 JEDEC 无铅标志 （(e3)）标示于此种封装的外包装上。

注： Microchip 元器件编号如果无法在同一行内完整标注，将换行标出，因此会限制表示客户信息的字符数。

* 标准 MCV 器件标识由 Microchip 元器件编号、年份代码、星期代码和追踪代码组成。若 MCV 器件标识超出上述内容，需支付一定的附加费用。请向当地的 Microchip 销售办事处了解确认。对于 QTP 器件，任何特殊标记的费用都已包含在 QTP 价格中。

8引脚塑封双列直插式封装（P）——300 mil主体 [PDIP]

注： 最新封装图请至http://www.microchip.com/packaging查看Microchip封装规范。



单位		英寸		
尺寸范围		最小	正常	最大
引脚数	N		8	
引脚间距	e		.100 BSC	
顶端到固定面高度	A	–	–	.210
塑模封装厚度	A2	.115	.130	.195
塑模底面到固定面高度	A1	.015	–	–
肩到肩宽度	E	.290	.310	.325
塑模封装宽度	E1	.240	.250	.280
总长度	D	.348	.365	.400
引脚尖到固定面高度	L	.115	.130	.150
引脚厚度	c	.008	.010	.015
引脚上部宽度	b1	.040	.060	.070
引脚下部宽度	b	.014	.018	.022
总排列间距 §	eB	–	–	.430


注：
1. 引脚1的可见定位功能可能不同，但必须在阴影区域内。
2. § 重要特性。
3. 尺寸D和E1不包括塑模毛边或突起。 塑模每侧的毛边或突起不得超过0.010英寸。
4. 尺寸和公差请参见ASME Y14.5M。

BSC： 基本尺寸。显示的是没有公差的理论精确值。

Microchip Technology 图号C04-018B

8引脚塑封小外形封装（SN）——窄条，3.90 mm主体 [SOIC]

注：	最新封装图请至http://www.microchip.com/packaging查看Microchip封装规范。



单位		毫米		
尺寸范围		最小	正常	最大
引脚数	N		8	
引脚间距	e		1.27 BSC	
总高度	A	–	–	1.75
塑模封装厚度	A2	1.25	–	–
悬空间隙§	A1	0.10	–	0.25
总宽度	E		6.00 BSC	
塑模封装宽度	E1		3.90 BSC	
总长度	D		4.90 BSC	
斜面（可选）	h	0.25	–	0.50
底脚长度	L	0.40	–	1.27
引脚投影长度	L1		1.04 REF	
底脚倾斜角	φ	0°	–	8°
引脚厚度	c	0.17	–	0.25
引脚宽度	b	0.31	–	0.51
塑模顶部锥度	α	5°	–	15°
塑模底部锥度	β	5°	–	15°


注：
1. 引脚1的可见定位功能可能不同，但必须在阴影区域内。
2. § 重要特性。
3. 尺寸D和E1不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过0.15毫米。
4. 尺寸和公差请参见ASME Y14.5M。

BSC：基本尺寸。显示的是没有公差的理论精确值。
REF：参考尺寸，通常无公差，仅供参考。

Microchip Technology 图号C04-057B

8引脚塑封小外形封装（SN）——窄型，3.90 mm主体［SOIC］

注： 最新封装图请至**http://www.microchip.com/packaging**查看**Microchip**封装规范。



建议的连接盘图形

单位		毫米		
尺寸范围		最小	正常	最大
触点间距	E		1.27 BSC	
触点焊盘间距	C		5.40	
触点焊盘宽度（XB）	X1			0.60
触点焊盘长度（XB）	Y1			1.55

注：
1. 尺寸和公差依据ASME Y14.5M
BSC：基本尺寸。理论精确值，无公差。

Microchip Technology图号：C04-2057A

附录 A：　　版本历史

版本 A

初始发行版。

注：

索引

注：

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或销售办事处联系。

器件编号	X	/XX	XXX
器件	温度范围	封装	模式

器件：	MCV08A ； MCV08AT[1]	
	VDD 范围为 2.0V 至 5.5V	
温度范围：	I	= -40°C 至 +85°C （工业级）
封装：	P	= 塑封 （PDIP）[3]

示例：

a) MCV08A-I/SN = 工业级温度， SOIC 封装

b) MCV08AT-I/SN = 工业级温度， SOIC 封装，卷带式

注 1： T = 仅 SOIC 卷带式封装。

2： 仅限 MCV08A。

3： 无铅封装。

全球销售及服务网点

深圳市协远电子科技有限公司

手机：13530855065

电话：0755-33654821　　传真：0755-36815392

邮箱：see-top@foxmail.com　　网址：www.see-top.com

MSN:seetop@msn.cn　　QQ:759962688 632696077

地址：深圳市宝安区民治大道牛栏前大厦附属楼506室

10/05/07